JP2794787B2 - 記憶制御装置 - Google Patents
記憶制御装置Info
- Publication number
- JP2794787B2 JP2794787B2 JP1133908A JP13390889A JP2794787B2 JP 2794787 B2 JP2794787 B2 JP 2794787B2 JP 1133908 A JP1133908 A JP 1133908A JP 13390889 A JP13390889 A JP 13390889A JP 2794787 B2 JP2794787 B2 JP 2794787B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- input
- control
- storage
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔概 要〕 複数のホスト計算機からの指令を記憶装置ごとの待ち
行列に受け付けて処理する記憶制御装置に関し、 一つの指令実行の異常が及ぼす、待ち行列で実行待ち
の他の指令の実行への影響を軽減できる記憶制御装置を
目的とし、 複数のホスト計算機が発行する複数の記憶装置に対す
る入出力要求を該記憶装置毎に到着順に対応させて保持
する制御テーブルと、該制御テーブルから入出力要求を
到着順に取り出し当該記憶装置に対して入出力処理を実
行させる時該記憶装置を接続させて所定の動作を開始さ
せた後該記憶装置との接続を切り離し該記憶装置からの
割込を該動作の完了報告として受信する制御部と、前記
記憶装置の動作の開始後の経過時間を監視する時間監視
部とを有し、前記制御部は前記記憶装置に対する入出力
処理の実行において該記憶装置の動作の開始から所定時
間経過するまでに該記憶装置から割込を受信しなければ
当該入出力処理を中断し後続の入出力処理を実行させる
ように構成する。
行列に受け付けて処理する記憶制御装置に関し、 一つの指令実行の異常が及ぼす、待ち行列で実行待ち
の他の指令の実行への影響を軽減できる記憶制御装置を
目的とし、 複数のホスト計算機が発行する複数の記憶装置に対す
る入出力要求を該記憶装置毎に到着順に対応させて保持
する制御テーブルと、該制御テーブルから入出力要求を
到着順に取り出し当該記憶装置に対して入出力処理を実
行させる時該記憶装置を接続させて所定の動作を開始さ
せた後該記憶装置との接続を切り離し該記憶装置からの
割込を該動作の完了報告として受信する制御部と、前記
記憶装置の動作の開始後の経過時間を監視する時間監視
部とを有し、前記制御部は前記記憶装置に対する入出力
処理の実行において該記憶装置の動作の開始から所定時
間経過するまでに該記憶装置から割込を受信しなければ
当該入出力処理を中断し後続の入出力処理を実行させる
ように構成する。
本発明は、複数のホスト計算機からの指令を記憶装置
ごとの待ち行列に受け付けて処理する記憶制御装置に関
する。
ごとの待ち行列に受け付けて処理する記憶制御装置に関
する。
第３図は計算機システムの構成例を示すブロック図で
ある。記憶制御装置２は、ホスト計算機1a、1b等のチャ
ネル装置と接続して指令、報告、データ等の情報を授受
し、接続する磁気ディスク記憶装置等の記憶装置３−
０、３−１〜３−ｎに対して、ホスト計算機から受け取
る指令を実行するための制御を行うように構成されてい
る。
ある。記憶制御装置２は、ホスト計算機1a、1b等のチャ
ネル装置と接続して指令、報告、データ等の情報を授受
し、接続する磁気ディスク記憶装置等の記憶装置３−
０、３−１〜３−ｎに対して、ホスト計算機から受け取
る指令を実行するための制御を行うように構成されてい
る。
このために記憶制御装置２の制御部４は、制御テーブ
ル５を持ち、ホスト計算機1a、1b等から入出力要求を受
け取ると、制御テーブル５の各記憶装置に対応する項６
−０〜６−ｎの制御ブロック欄（TCB0、TCB1等）に到着
順に制御情報を格納し、記憶装置ごとの待ち行列を作
る。なお、公知のように１ホスト計算機から同一記憶装
置へ２以上の指令を同時に出すことはない。
ル５を持ち、ホスト計算機1a、1b等から入出力要求を受
け取ると、制御テーブル５の各記憶装置に対応する項６
−０〜６−ｎの制御ブロック欄（TCB0、TCB1等）に到着
順に制御情報を格納し、記憶装置ごとの待ち行列を作
る。なお、公知のように１ホスト計算機から同一記憶装
置へ２以上の指令を同時に出すことはない。
制御部４は、空き状態の記憶装置をパス６によって選
択して接続し、制御部４と選択した記憶装置３−０〜３
−ｎとの間で所定の制御信号を授受することにより、制
御テーブル５の当該記憶装置に対応する待ち行列の先頭
の制御ブロック欄TCB0の内容に従う制御を実行するため
に、その記憶装置で所要の動作を開始させる。
択して接続し、制御部４と選択した記憶装置３−０〜３
−ｎとの間で所定の制御信号を授受することにより、制
御テーブル５の当該記憶装置に対応する待ち行列の先頭
の制御ブロック欄TCB0の内容に従う制御を実行するため
に、その記憶装置で所要の動作を開始させる。
公知のように磁気ディスク記憶装置等にアクセスして
データの読み書きを行う場合には、データ転送に先立っ
て読み書きヘッドを所要の記憶位置へ移動する、いわゆ
るシーク動作等が必要であり、この動作には比較的長い
時間を要するので、制御部４は記憶装置を起動すると、
一旦記憶装置との接続を切り離す、いわゆる切り離し動
作として、パス６を他の記憶装置との情報授受に使用で
きる状態にし、切り離し動作の完了報告は当記憶装置か
らの割込によって受け取るようにする。
データの読み書きを行う場合には、データ転送に先立っ
て読み書きヘッドを所要の記憶位置へ移動する、いわゆ
るシーク動作等が必要であり、この動作には比較的長い
時間を要するので、制御部４は記憶装置を起動すると、
一旦記憶装置との接続を切り離す、いわゆる切り離し動
作として、パス６を他の記憶装置との情報授受に使用で
きる状態にし、切り離し動作の完了報告は当記憶装置か
らの割込によって受け取るようにする。
即ち、制御部４はシーク等のために記憶装置を起動す
ると、その記憶装置との接続を一旦切り離す。その記憶
装置が所定の動作を完了すると、パス６の所定の信号線
によって制御部４に割込要求を上げるので、制御部４は
再びその記憶装置と接続して、完了報告を受け取り、要
すれば次の動作を開始させる。
ると、その記憶装置との接続を一旦切り離す。その記憶
装置が所定の動作を完了すると、パス６の所定の信号線
によって制御部４に割込要求を上げるので、制御部４は
再びその記憶装置と接続して、完了報告を受け取り、要
すれば次の動作を開始させる。
こゝで、前記の完了報告のための割込要求が何等かの
異常で制御部４に上がらない場合があり、その場合には
当然その記憶装置についての以後の指令の実行は進まな
くなり、この状態を例えば割込不成功状態（missing in
terrupt）と呼ぶ。
異常で制御部４に上がらない場合があり、その場合には
当然その記憶装置についての以後の指令の実行は進まな
くなり、この状態を例えば割込不成功状態（missing in
terrupt）と呼ぶ。
公知のようにホスト計算機1a、1b等では、入出力動作
の異常を監視するために、入出力動作要求を発行してか
ら動作が完了するまでの時間監視を行っていて、割込不
成功状態の場合も、この監視によって異常が検出され、
ホスト計算機1a、1bは要求した入出力動作が所定時間を
経過しても完了しないことを検出すると、入出力動作要
求を打ち切り、例えば再度入出力要求を発行して試行す
る等の処理を開始する。
の異常を監視するために、入出力動作要求を発行してか
ら動作が完了するまでの時間監視を行っていて、割込不
成功状態の場合も、この監視によって異常が検出され、
ホスト計算機1a、1bは要求した入出力動作が所定時間を
経過しても完了しないことを検出すると、入出力動作要
求を打ち切り、例えば再度入出力要求を発行して試行す
る等の処理を開始する。
前記のようにして割込不成功は、ホスト計算機の時間
監視で検出される。この監視はデータ転送を含む一連の
入出力動作を通じて行われるので、そのような一連の動
作が正常に完了する場合より十分長く設定された時間
（例えば30秒）がとられる。又、何れのホスト計算機も
同じ時間で監視をしているので、複数のホスト計算機か
ら同じ記憶装置に対して相次いで入出力動作要求が発生
していて、前位の要求の処理で前記の割込不成功状態が
発生した場合には、後続の要求を出して待っていたすべ
ての各ホスト計算機で、それぞれ時間監視がはたらい
て、異常処理になる可能性が大きい。しかし、このよう
な割込不成功状態が発生した場合に、再試行或いは他の
要求による動作が成功する場合も多い。
監視で検出される。この監視はデータ転送を含む一連の
入出力動作を通じて行われるので、そのような一連の動
作が正常に完了する場合より十分長く設定された時間
（例えば30秒）がとられる。又、何れのホスト計算機も
同じ時間で監視をしているので、複数のホスト計算機か
ら同じ記憶装置に対して相次いで入出力動作要求が発生
していて、前位の要求の処理で前記の割込不成功状態が
発生した場合には、後続の要求を出して待っていたすべ
ての各ホスト計算機で、それぞれ時間監視がはたらい
て、異常処理になる可能性が大きい。しかし、このよう
な割込不成功状態が発生した場合に、再試行或いは他の
要求による動作が成功する場合も多い。
本発明は、前記のようにして一つの指令実行の異常が
及ぼす、待ち行列で実行待ちの他の指令の実行への影響
を軽減できる記憶制御装置を目的とする。
及ぼす、待ち行列で実行待ちの他の指令の実行への影響
を軽減できる記憶制御装置を目的とする。
第１図は、本発明の構成を示すブロック図である。
図は記憶制御装置の構成を示し、記憶制御装置12の制
御部14が複数のホスト計算機1a、1b等に接続し、ホスト
計算機1a、1b等から発行される入出力動作要求を、該要
求に指定する記憶装置３−０〜３−ｎごとの待ち行列16
−０〜16−ｎに構成し、待ち行列16−０〜16−ｎから順
次取り出す制御情報に従い、当該記憶装置に対する所要
の制御を実行するに際し、記憶装置３−０〜３−ｎと接
続して、該記憶装置に該制御により動作を開始させた
後、該接続を切り離し、該動作の完了報告を該記憶装置
からの割込によって受け取る場合に、該動作の開始後の
経過時間を監視する手段である、タイマ17−０〜17−ｎ
及び時間監視部18を設け、時間監視部18がタイマ17−０
〜17−ｎで監視する該経過時間が所定値を越えるまでに
該割込が発生しない場合には、制御部14は該動作を中断
して終了させ、後続の該要求を処理する。
御部14が複数のホスト計算機1a、1b等に接続し、ホスト
計算機1a、1b等から発行される入出力動作要求を、該要
求に指定する記憶装置３−０〜３−ｎごとの待ち行列16
−０〜16−ｎに構成し、待ち行列16−０〜16−ｎから順
次取り出す制御情報に従い、当該記憶装置に対する所要
の制御を実行するに際し、記憶装置３−０〜３−ｎと接
続して、該記憶装置に該制御により動作を開始させた
後、該接続を切り離し、該動作の完了報告を該記憶装置
からの割込によって受け取る場合に、該動作の開始後の
経過時間を監視する手段である、タイマ17−０〜17−ｎ
及び時間監視部18を設け、時間監視部18がタイマ17−０
〜17−ｎで監視する該経過時間が所定値を越えるまでに
該割込が発生しない場合には、制御部14は該動作を中断
して終了させ、後続の該要求を処理する。
この記憶制御装置は、割込不成功状態の発生を監視時
間をシーク等の動作時間に対応した比較的短い時間にし
て、直接に時間監視し、ホスト計算機における時間監視
より十分短い時間で異常を検出して処理を中断し、次の
要求の処理に進むので、前位の要求の処理で発生する異
常が及ぼす後続の要求処理への悪影響を減少できる。
間をシーク等の動作時間に対応した比較的短い時間にし
て、直接に時間監視し、ホスト計算機における時間監視
より十分短い時間で異常を検出して処理を中断し、次の
要求の処理に進むので、前位の要求の処理で発生する異
常が及ぼす後続の要求処理への悪影響を減少できる。
第１図において、制御テーブル15には従来と同様の記
憶装置３−０〜３−ｎに対応する項16−０〜16−ｎに制
御ブロック欄（TCB0、TCB1等）の他、タイマ17−０〜17
−ｎの欄を設ける。制御部14は、ホスト計算機1a、1bか
らの入出力要求に対応する制御情報を、従来のように到
着順に制御ブロック欄に格納し、記憶装置ごとの待ち行
列を作る。
憶装置３−０〜３−ｎに対応する項16−０〜16−ｎに制
御ブロック欄（TCB0、TCB1等）の他、タイマ17−０〜17
−ｎの欄を設ける。制御部14は、ホスト計算機1a、1bか
らの入出力要求に対応する制御情報を、従来のように到
着順に制御ブロック欄に格納し、記憶装置ごとの待ち行
列を作る。
又、制御部14は従来のように、記憶装置３−０〜３−
ｎのある記憶装置及びパス６が空き状態のときに、制御
テーブル15の当該記憶装置に対応する待ち行列の先頭の
制御ブロック欄TCB0の内容に従って、その記憶装置の動
作を開始させる処理を実行するが、それが前記の切り離
し動作の場合には、以下に述べるようにして時間監視を
行う。
ｎのある記憶装置及びパス６が空き状態のときに、制御
テーブル15の当該記憶装置に対応する待ち行列の先頭の
制御ブロック欄TCB0の内容に従って、その記憶装置の動
作を開始させる処理を実行するが、それが前記の切り離
し動作の場合には、以下に述べるようにして時間監視を
行う。
即ち、制御テーブル15のタイマ17−０〜17−ｎは例え
ば初め０にクリアしておき、切り離し動作を開始すると
きは、当該記憶装置に対応する欄に例えば０より大きな
所定の初期値を設定する。このタイマの値は以下に述べ
るように時間監視部18によって処理されるが、又、起動
した記憶装置から正常に割込が上がった場合には、制御
部14が該当するタイマを再び０にクリアする。
ば初め０にクリアしておき、切り離し動作を開始すると
きは、当該記憶装置に対応する欄に例えば０より大きな
所定の初期値を設定する。このタイマの値は以下に述べ
るように時間監視部18によって処理されるが、又、起動
した記憶装置から正常に割込が上がった場合には、制御
部14が該当するタイマを再び０にクリアする。
時間監視部18は一定時間ごとに時計で起動するように
し、制御テーブル15のタイマ17−０〜17−ｎを順次処理
し、それぞれ値が０でなければ−１し、−１によって０
になれば制御部14に通知する。そこで、制御部14は記憶
装置３−０〜３−ｎの該当する記憶装置に制御信号を送
って、動作を強制的に終了させた後、制御テーブル15の
その記憶装置の待ち行列のTCB1以降の制御情報を、それ
ぞれTCB0以降に１欄づつ繰り上げて後続の要求が処理さ
れるようにする。
し、制御テーブル15のタイマ17−０〜17−ｎを順次処理
し、それぞれ値が０でなければ−１し、−１によって０
になれば制御部14に通知する。そこで、制御部14は記憶
装置３−０〜３−ｎの該当する記憶装置に制御信号を送
って、動作を強制的に終了させた後、制御テーブル15の
その記憶装置の待ち行列のTCB1以降の制御情報を、それ
ぞれTCB0以降に１欄づつ繰り上げて後続の要求が処理さ
れるようにする。
第２図は、時間監視部18及び制御部14による以上の時
計起動による処理の流れを示し、時間監視部18が時計で
起動すると、処理ステップ20で制御変数ｉを０にして、
処理ステップ21でｉ番のタイマ17−ｉの値が０か識別
し、０であれば対応する記憶装置３−ｉは時間監視の対
象でないので、次へ進むための処理ステップ22で識別し
て、ｎ番まですべて処理していれば処理を終わり、未処
理があれば処理ステップ23でｉを＋１して処理ステップ
21に戻る。
計起動による処理の流れを示し、時間監視部18が時計で
起動すると、処理ステップ20で制御変数ｉを０にして、
処理ステップ21でｉ番のタイマ17−ｉの値が０か識別
し、０であれば対応する記憶装置３−ｉは時間監視の対
象でないので、次へ進むための処理ステップ22で識別し
て、ｎ番まですべて処理していれば処理を終わり、未処
理があれば処理ステップ23でｉを＋１して処理ステップ
21に戻る。
前記のように、記憶装置３−ｉで切り離し動作を開始
したときは、制御部14が時間監視のためにタイマ17−ｉ
を０より大きい所定値にセットしてあるので、タイマの
値が０でなければ処理ステップ24に進み、タイマ17−ｉ
の値を−１し、処理ステップ25でタイマ17−ｉの値が０
になったかテストし、０になっていなければ処理ステッ
プ22に分岐して前記のように処理する。
したときは、制御部14が時間監視のためにタイマ17−ｉ
を０より大きい所定値にセットしてあるので、タイマの
値が０でなければ処理ステップ24に進み、タイマ17−ｉ
の値を−１し、処理ステップ25でタイマ17−ｉの値が０
になったかテストし、０になっていなければ処理ステッ
プ22に分岐して前記のように処理する。
タイマ17−ｉの値が−１の結果０になれば、予定した
時間内に完了報告の割込が上がらなかったことを示すの
で、割込不成功の発生とみなし、制御部14が処理ステッ
プ26で記憶装置３−ｉを制御して未完了になっている切
り離し動作を終了させる。その後処理ステップ27でｉ番
の待ち行列を１欄づつ繰り上げておいて、時間監視部18
の処理ステップ22に戻す。なお、繰り上がった待ち行列
の要求はこの処理が終わった後に制御部14によって通常
のように処理される。
時間内に完了報告の割込が上がらなかったことを示すの
で、割込不成功の発生とみなし、制御部14が処理ステッ
プ26で記憶装置３−ｉを制御して未完了になっている切
り離し動作を終了させる。その後処理ステップ27でｉ番
の待ち行列を１欄づつ繰り上げておいて、時間監視部18
の処理ステップ22に戻す。なお、繰り上がった待ち行列
の要求はこの処理が終わった後に制御部14によって通常
のように処理される。
以上による監視時間を例えば１秒程度に設定すれば、
１秒以内に切り離し動作の完了報告の割込が無いときは
割込不成功状態と判断して前記のように処理され、待ち
合わせ中の他の要求の処理を開始できる。従って、前位
の処理の割込不成功の結果、後続要求のホスト計算機の
前記30秒程度の時間監視がはたらく可能性は殆ど無くな
る。
１秒以内に切り離し動作の完了報告の割込が無いときは
割込不成功状態と判断して前記のように処理され、待ち
合わせ中の他の要求の処理を開始できる。従って、前位
の処理の割込不成功の結果、後続要求のホスト計算機の
前記30秒程度の時間監視がはたらく可能性は殆ど無くな
る。
なお、以上説明したように、経過時間を監視する手段
としてタイマ（17−０〜17−ｎ）と時間監視部（18）と
で構成される１実施例を述べた。この中で減算による時
間監視の方式は一例であり、加算その他の方式によって
本発明を実施することも容易にできる。
としてタイマ（17−０〜17−ｎ）と時間監視部（18）と
で構成される１実施例を述べた。この中で減算による時
間監視の方式は一例であり、加算その他の方式によって
本発明を実施することも容易にできる。
以上の説明から明らかなように本発明によれば、複数
のホスト計算機からの指令を記憶装置ごとの待ち行列に
受け付けて処理する記憶制御装置において、一つの指令
実行の異常が及ぼす、待ち行列で実行待ちの他の指令の
実行への影響を軽減できるので、システムの処理効率を
向上するという著しい工業的効果がある。
のホスト計算機からの指令を記憶装置ごとの待ち行列に
受け付けて処理する記憶制御装置において、一つの指令
実行の異常が及ぼす、待ち行列で実行待ちの他の指令の
実行への影響を軽減できるので、システムの処理効率を
向上するという著しい工業的効果がある。
第１図は本発明の構成を示すブロック図、 第２図は本発明の処理の流れ図、 第３図は従来の構成例を示すブロック図である。 図において、 1a、1bはホスト計算機、２、12は記憶制御装置、 ３−０〜３−ｎは記憶装置、４、14は制御部、 ５、15は制御テーブル、 ６−０〜６−ｎ、16−０〜16−ｎは項、 17−０〜17−ｎはタイマ、18は時間監視部、 20〜27は処理ステップを示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 12/16 G06F 13/00 301 G06F 11/30 310
Claims (1)
- 【請求項１】複数のホスト計算機が発行する複数の記憶
装置に対する入出力要求を受取り、各記憶装置に対して
所定の入出力処理を実行させる記憶制御装置において、 該入出力要求を該記憶装置毎に到着順に対応させて保持
する制御テーブルと、 該制御テーブルから入出力要求を到着順に取り出し、当
該記憶装置に対して入出力処理を実行させる時、該記憶
装置を接続させて所定の動作を開始させた後、該記憶装
置との接続を切り離し、該記憶装置からの割込を該動作
の完了報告として受信する制御部と、 前記記憶装置の動作の開始後の経過時間を監視する時間
監視部とを有し、 前記制御部は、前記記憶装置に対する入出力処理の実行
において、該記憶装置の動作の開始から所定時間経過す
るまでに該記憶装置から割込を受信しなければ、当該入
出力処理を中断し、後続の入出力処理を実行させるよう
に構成されていることを特徴とする記憶制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1133908A JP2794787B2 (ja) | 1989-05-26 | 1989-05-26 | 記憶制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1133908A JP2794787B2 (ja) | 1989-05-26 | 1989-05-26 | 記憶制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02311938A JPH02311938A (ja) | 1990-12-27 |
| JP2794787B2 true JP2794787B2 (ja) | 1998-09-10 |
Family
ID=15115911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1133908A Expired - Lifetime JP2794787B2 (ja) | 1989-05-26 | 1989-05-26 | 記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2794787B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11194963A (ja) | 1997-12-26 | 1999-07-21 | Fujitsu Ltd | コマンド実行監視方法、及び、コマンド実行監視装置 |
| JP5229747B2 (ja) * | 2010-05-28 | 2013-07-03 | エヌイーシーコンピュータテクノ株式会社 | 情報処理装置及び情報処理装置の実行制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH067378B2 (ja) * | 1985-05-07 | 1994-01-26 | 日本電信電話株式会社 | 起動キユ−イング制御方式 |
-
1989
- 1989-05-26 JP JP1133908A patent/JP2794787B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02311938A (ja) | 1990-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287203B2 (ja) | 外部記憶制御装置及び外部記憶制御装置間データ転送方法 | |
| JP2604994B2 (ja) | 耐障害コマンド処理システム及び方法並びに関連する装置 | |
| JP2794787B2 (ja) | 記憶制御装置 | |
| US8151028B2 (en) | Information processing apparatus and control method thereof | |
| JP3283928B2 (ja) | ディスク制御装置 | |
| JPH0833867B2 (ja) | 記憶制御監視方式 | |
| KR960014825B1 (ko) | 정보처리시스템 | |
| JP4499909B2 (ja) | 多重化記憶制御装置 | |
| JP2002202908A (ja) | 入出力要求遮断方式、入出力要求遮断方法および入出力要求遮断用プログラムを記録した記録媒体 | |
| JPH02291039A (ja) | メモリ制御システム | |
| JPH10283121A (ja) | データバックアップ方式 | |
| JPH0734173B2 (ja) | デバイス制御装置 | |
| JPH11259363A (ja) | 記憶制御装置 | |
| JPS593528A (ja) | 共用制御方式 | |
| JP3184406B2 (ja) | ディスクアレイ装置 | |
| JPH0236971B2 (ja) | ||
| JPS58114152A (ja) | 磁気デイスクバツクアツプ装置 | |
| JPH02282855A (ja) | Ｄｍａ転送制御方法 | |
| JPH04362728A (ja) | 磁気テープ装置制御システム | |
| JPH0452746A (ja) | 情報処理システムの入出力コマンド発行方式 | |
| JPH02130625A (ja) | インタフェース制御方式 | |
| JPH11338740A (ja) | Ｓｃｓｉ装置の制御方法ならびに装置 | |
| JPH0574863B2 (ja) | ||
| JPH0827778B2 (ja) | 周辺装置制御方式 | |
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 |