JPH0452746A - 情報処理システムの入出力コマンド発行方式 - Google Patents

情報処理システムの入出力コマンド発行方式

Info

Publication number
JPH0452746A
JPH0452746A JP15655290A JP15655290A JPH0452746A JP H0452746 A JPH0452746 A JP H0452746A JP 15655290 A JP15655290 A JP 15655290A JP 15655290 A JP15655290 A JP 15655290A JP H0452746 A JPH0452746 A JP H0452746A
Authority
JP
Japan
Prior art keywords
input
time
output
issuance
output command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15655290A
Other languages
English (en)
Inventor
Shigeo Kobayashi
小林 成夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15655290A priority Critical patent/JPH0452746A/ja
Publication of JPH0452746A publication Critical patent/JPH0452746A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報処理システムの入出力コマンド発行方式
に関し、特に、複数の装置が同時動作することにより性
能不足、競合動作などの相互影響を及ぼし合う複数台の
周辺装置に対し、影響を及ぼさないための入出力コマン
ド発行タイミングの監視方式に関する。
従来の技術 従来、複数の装置が同時動作することにより、性能不足
、競合動作など相互に影響を及ぼし合う複数台の周辺装
置に対して、影響を及ぼさないためには、上位サブシス
テム(中央処理装置)にて一定時間時間待ちを行い、し
かる後に該当の周辺装置に対して入出力コマンドと発行
する方式がとられていた。
発明が解決しようとする課題 上述した従来の入出力コマンドの発行方式では、複数台
の周辺装置に対して複数のプログラムを走行する場合、
相互の周辺装置に影響を及ぼさない為の相互のプログラ
ム間でのタイミング監視が困難であり、また上位サブシ
ステム(中央処理装置)にタイミング監視処理という負
担を与えることとなり、入出力コマンドの発行が効率的
に行えないという課題を抱えている。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は5従来の技術に内在する上記課題
を解決することを可能とした情報処理システムの新規な
入出力コマンド発行方式を提供することにある。
課題を解決するための手段 上記目的を達成する為に、本発明に係る入出力コマンド
の発行方式は、中央処理装置と主記憶装置を含む上位サ
ブシステムと、複数の周辺装置が接続された入出力コン
トローラを含む下位サブシステムとからなる情報処理シ
ステムにおいて、上位サブシステムが発行予定の入出力
コマンドに関する情報を下位サブシステムに転送する情
報転送手段と、下位サブシステムにおいて入出力コマン
ドの発行許容間隔に関する情報を格納する情報格納手段
と、既に発行済みの入出力コマンドの発行待刻を記録す
る記録手段と、前記転送手段により発行予定の入出力コ
マンドに関する情報が上位サブシステムから送られた時
刻を記録しその時刻と前記発行待刻との差分値を前記発
行許容間隔と比較する比較手段と、該比較手段により比
較した結果差分値が発行許容間隔より小さい場合には発
行許容間隔経過まで時間経過待ちを行ってから発行予定
の入出力コマンドを発行するコマンド発行手段とを備え
て構成される。
実施例 次に本発明をその好ましい一実施例について図面を用い
て具体的に説明する。
第1図は本発明に係る情報処理システムの一実施例を示
すブロック構成図である。
第1図を参照するに、中央処理装置100はシステム制
御装置300を介して主記憶装置200と接続されてい
る。主記憶装?lff1200内には周辺装置に対して
発行する入出力コマンドのコマンドコードと発行光の装
置の機番の情報を書き込む入出力コマンド格納エリア2
10が確保されている。入出カプロセッサ400には1
台の入出力コントローラ500が接続されており、各入
出力コントローラ500にはそれぞれ複数台の周辺装置
600が接続されている。
第2図は複数台の入出力コントローラ500のうちの1
台(1白目)についての詳細ブロック構成図である。
第2図を参照するに、入出力コントローラ500は、論
理演算プロセッサ510と、リードライトメモリ520
と、読み込み専用メモリ530と、共通バス540と、
入出カプロセッサ400と入出力コントローラ500と
を結ぶ第1のインタフェース制御回路550と、入出力
コントローラ500と周辺装置600とを結ぶ第2のイ
ンタフェース制御回路560と、インターバルタイマレ
ジスタ570と、実時間タイマイ580とから構成され
ている。
実時間タイマ580は一定時間経過ごとに日時の更新を
行う、また、インターバルタイマレジスタ570は、値
を設定すると実時間タイマ580と連動して一定時間経
過ごとに値を減らして行き、ゼロになった瞬間に共通バ
ス540を介して論理演算プロセッサ510に割り込み
を報告する。
リードライトメモリ520には、一番最後に周辺装置に
発行された入出力コマンドの発行先装置の機番と、発行
待刻が記録される入出力コマンド発行記録テーブル52
1と、発行待ちの入出力コマンドのコードと、該コマン
ドの発行先装置の機番と、発行に先立ち、入出力コント
ローラ500にてこのコマンドを受は付けた時刻とを記
録する発行待ち入出力コマンド格納エリア522とが確
保されている。
読み込み専用メモリ530には、周辺装置に対して続け
て入出力コマンドを発行した場合、後で発行したコマン
ドが前に発行したコマンドの影響を受けない為の2つの
入出力コマンドの発行許容間隔Δtが予め書き込まれて
いる。
第3図は入出力コマンドが発行されるまでの一連の処理
手順を示す流れ図である。
以下に示す一実施例の動作は第1図と第2図を用いて説
明することとし、動作内容を明確にする為に、第3図の
ステップと対比を行っている。
第1図を参照すると、中央処理装置100は、周辺装置
600(ここでは説明を判りやすくする為に、1台目の
入出力コントローラ500に接続されたものとする)に
対して入出力コマンドを発行するために、主記憶装置2
00内の入出力コマンド格納エリア210に、入出力コ
マンドコードと、発行光の装置の機番データを書き込む
、書き込みが終了すると、中央処理装置100は、これ
らのデータをシステム制御装置300と、入出カプロセ
ッサ400と、1台目の入出力コントローラ500内の
第1のインタフェース制御回路550(第2図参照)と
を介して、リードライトメモリ520(第2図参照〉内
に確保された発行待ち入出力コマンド格納エリア522
に転送する(第3図ステップ1)。
入出力コマンドのデータが転送されると中央処理装置1
00は、システム制御装置300と、入出カプロセッサ
400、第1のインタフェース制御回路550(第2図
参照)とを介して論理演算プロセッサ510(第2図参
照)に入出力コマンドの、入出力コントローラへの転送
終了を知らせる。
第2図において、論理演算プロセッサ510が中央処理
装置100(第1図)から、入出力コマンドの転送終了
を通知されると、共通バス540を介して実時間タイマ
580の時刻tを読み込み、その値を発行待ち入出力コ
マンド格納エリア522のうちの受付時刻(=t)とし
て書き込む(第3図ステップ2)。
入出力コマンド発行記録テーブル521には、入出力コ
ントローラ500から周辺装置600に実際に入出力コ
マンドを発行する度に、データ(装置の機番A、実際に
発行した時刻LA)が書き込まれる。
システム立ち上げ後、該入出力コントローラ500から
周辺装置に入出力コマンドが発行される迄はこのエリア
(入出力コマンド発行記録テーブル521)には何も書
き込まれず、空白である。
論理演算プロセッサ510は、発行待ち入出力コマンド
格納エリア522の受付時刻tの書き込み後、入出力コ
マンド発行記録テーブル521のデータを読み、空白(
該入出力コントローラより周辺装置に入出力コマンドが
何も発行されていない)であるかをチエツクする(第3
図ステップ3)。
空白であれば、論理演算プロセッサ510は、発行待ち
入出力コマンド格納エリア522に書き込まれたコマン
ドを、第2のインタフェース制御回路560を介して該
当する周辺装置600に対して発行する。
このコマンドの発行後に、共通バス540を介して実時
間タイマ580の時刻tを再度読み込み、その値を発行
待刻tAとして入出力コマンド発行記録テーブル521
に書き込む、また、発行待ち入出力コマンド格納エリア
522の「発行光装置機番」も、前記入出力コマンド記
録テーブル521に書き込む。
しかる後に発行待ち入出力コマンド格納エリア522の
データを全てクリアする(第3図ステップ3−1、ステ
ップ6、ステップ7、ステップ8)。
又、入出力コマンド発行記録テーブル521に、一番最
後に周辺装置に発行された入出力コマンドの発行光装置
の機番と、入出力コマンド発行待刻が既に書き込まれて
いる場合には、発行待ち入出力コマンド格納エリア52
2に書き込まれた受付時刻tと、前記入出力コマンド発
行記録テーブル521に書き込まれた入出力コマンド発
行待刻し^との差分値1−1^(1つ前の入出力コマン
ドを発行してから、次の入出力コマンドを発行しようと
する迄の時間、以下この値を差分値と称す)を論理演算
プロセッサ510が算出し、この差分値と読み込み専用
メモリ530に予め書き込まれた入出力コマンド発行許
容間隔Δtの大小を比較する(第3図ステップ3−2、
ステップ4)。
比較した結果、差分値t  LAが、入出力コマンド発
行許容間隔Δtと等しいか、より大きな値(入出力コマ
ンドを発行しても、1つ前に発行した入出力コマンドの
影響を受けない)であれば、論理演算プロセッサ510
は、発行待ち入出力コマンド格納エリア522に書き込
まれたコマンドを、第2のインタフェース制御回路56
0を介して該当する周辺装置600に対して発行する。
このコマンドの発行後に論理演算プロセッサ510は、
共通バス540を介して実時間タイマ580の時刻tを
再度読み込み、その値を発行待刻しA′として入出力コ
マンド発行記録テーブル521に書き込む。また、発行
待ち入出力コマンド格納エリア522の「発行光装置機
番」も、前記入出力コマンド記録テーブル521に書き
込む。
しかる後に発行待ち入出力コマンド格納エリア522の
データを全てクリアする(第3図ステップ4−1、ステ
ップ6、ステップ7、ステップ8)。
比較した結果、差分値1−−1Aが、入出力コマンド発
行許容間隔Δtより小さな値(入出力コマンドを発行す
ると、1つ前に発行した入出力コマンドの影響を受ける
)であれば、論理演算プロセッサ510は、前記の入出
力コマンド発行許容間隔Δtと差分値t−tAとの差Q
=Δ1−(11A)(1つ前に発行した入出力コマンド
の影響を受けない入出力コマンドを発行する迄の待ち時
間、以下待ち時間と称す)を算出し、この待ち時間Qを
インターバルタイマレジスタ570に設定する。設定時
に論理演算プロセッサ510はインターバルタイマレジ
スタ570に値設定の信号を送る。
インターバルタイマレジスタ570は、値の設定を示す
信号を送られると、実時間タイマ580と連動し、実時
間タイマ580が一定時間経過するたびに設定された値
を一定値だけ減らして行き、この値がゼロになった瞬間
に、共通バス540を介して論理演算プロセッサ510
にインターバルタイマ割込みを報告する(第3図ステッ
プ4−2、ステップ5)。
論理演算プロセッサ510は、インターバルタイマレジ
スタ570より、インターバルタイマ割り込みを報告さ
れる(1つ前に発行した入出力コマンドの影響を受けな
い入出力コマンドを発行する迄の待ち時間が経過した)
と、発行待ち入出力コマンド格納エリア522に書き込
まれたコマンドを、第2のインタフェース制御回路56
0を介して該当する周辺装置600に対して発行する。
このコマンドの発行後に、共通バス540を介して実時
間タイマ580の時刻tを再度読み込み、その値を発行
待刻tAlとして入出力コマンド発行記録テーブル52
1に書き込む。また、発行待ち入出力コマンド格納エリ
ア522の「発行光装置機番」も、前記入出力コマンド
記録テーブル521に書き込む。
しかる後に、発行待ち入出力コマンド格納エリア522
のデータを全てクリアする(第3図ステップ7、ステッ
プ8)。
以上述べた一連の処理により、下位システム(入出力コ
ントローラ〉で各周辺装置に相互の影響を及ぼさない為
の入出力コマンド発行のタイミングを監視しながら入出
力コマンドを発行することにより、上位システム(中央
処理装置等)に負担をかけることなく効率的な入出力コ
マンドの発行を可能にする。
発明の効果 以上述べたように、本発明によれば、下位システム(入
出力コントローラ)に入出力コマンド発行のタイミング
に関する情報を設定し、この情報をもとに入出力コマン
ドを発行しても1つ前に発行した入出力コマンドの影響
を受けないように入出力コントローラでコマンド発行の
タイミングを監視しながら入出力コマンドを発行するこ
とにより、上位システム(中央処理装置)に負担をかけ
ることなく、効率的に入出力コマンドを発行することが
出来ると言う効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック構成図、第2
図は第1図の入出力コントローラ500の詳細なブロッ
ク構成図、第3図は入出力コマンドが発行されるまでの
一連の処理の動作手順を示す図である。 100・・・中央処理装置、200・・・主記憶装置、
210・・・入出力コマンド格納エリア、300・・・
システム制御装置、400・・・入出カプロセッサ、5
00・・・入出力コントローラ、510・・・論理演算
プロセッサ、520・・・リードライトメモリ、521
・・・入出力コマンド発行記録テーブル、522・・・
発行待ち入出力コマンド格納エリア、530・・・読み
込み専用メモリ、540・・・共通バス、550・・・
第1のインタフェース制御回路、560・・・第2のイ
ンタフェース制御回路、570・・・インターバルタイ
マレジスタ、580・・・実時間タイマ、600・・・
周辺装置 特許出願人   日本電気株式会社 代 理 人   弁理士 熊谷雄太部

Claims (2)

    【特許請求の範囲】
  1. (1)、中央処理装置と主記憶装置を含む上位サブシス
    テムと、複数の周辺装置が接続された入出力コントロー
    ラを含む下位サブシステムとからなる情報処理システム
    において、前記上位サブシステムが発行予定の入出力コ
    マンドに関する情報を前記下位サブシステムに転送する
    転送手段と、前記下位サブシステムにおいて前記入出力
    コマンドの発行許容間隔に関する情報を格納する手段と
    、既に発行済みの入出力コマンドの発行時刻を記録する
    手段と、前記転送手段により前記発行予定の入出力コマ
    ンドに関する情報が前記下位サブシステムに送られた時
    刻を記録しその時刻と前記発行時刻との差分値を前記発
    行許容間隔と比較する手段と、該比較手段により比較し
    た結果前記差分値が前記発行許容間隔より小さい場合に
    は前記発行許容間隔経過まで時間経過待ちを行ってから
    前記発行予定の入出力コマンドを発行する手段とを有す
    ることを特徴とした入出力コマンドの発行方式。
  2. (2)、前記発行予定の入出力コマンドに関する情報と
    該情報が前記下部サブシステムに送られた時刻とを記録
    する手段としてリードライトメモリの発行待ち入出力コ
    マンド格納エリアが用いられ、前記時刻と前記発行時刻
    との差分値と、前記発行許容間隔とを比較する手段とし
    て論理演算プロセッサが使用され、該論理演算プロセッ
    サによる比較後における前記発行予定の入出力コマンド
    の発行を該論理演算プロセッサが実行し、該論理演算プ
    ロセッサは、前記比較の結果前記差分値が前記発行許容
    間隔より小さい場合には、該発行許容間隔と該差分値と
    の差を待ち時間とし、該待ち時間をインターバルタイマ
    レジスタに設定し、該インターバルレジスタは、前記待
    ち時間を設定されると実時間タイマと連動し、該実時間
    タイマが一定時間経過するたびに該設定された値を一定
    値だけ減らして行き、該設定値がゼロになった瞬間に前
    記論理演算プロセッサにインターバルタイマ割り込みを
    行い、該論理演算プロセッサは、前記インターバルタイ
    マ割込みを報告されると、前記発行待ち入出力コマンド
    格納エリアに書き込まれたコマンドを該当する周辺装置
    に対して発行することを更に特徴とする請求項(1)に
    記載の情報処理システムの入出力コマンド発行方式。
JP15655290A 1990-06-14 1990-06-14 情報処理システムの入出力コマンド発行方式 Pending JPH0452746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15655290A JPH0452746A (ja) 1990-06-14 1990-06-14 情報処理システムの入出力コマンド発行方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15655290A JPH0452746A (ja) 1990-06-14 1990-06-14 情報処理システムの入出力コマンド発行方式

Publications (1)

Publication Number Publication Date
JPH0452746A true JPH0452746A (ja) 1992-02-20

Family

ID=15630294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15655290A Pending JPH0452746A (ja) 1990-06-14 1990-06-14 情報処理システムの入出力コマンド発行方式

Country Status (1)

Country Link
JP (1) JPH0452746A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003067262A (ja) * 2001-08-23 2003-03-07 Mitsubishi Electric Corp データ処理システム
WO2007094827A3 (en) * 2006-02-10 2009-05-07 Mannatech Inc All natural multivitamin and multimineral dietary supplement formulations for enhanced absorption and biological utilization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003067262A (ja) * 2001-08-23 2003-03-07 Mitsubishi Electric Corp データ処理システム
WO2007094827A3 (en) * 2006-02-10 2009-05-07 Mannatech Inc All natural multivitamin and multimineral dietary supplement formulations for enhanced absorption and biological utilization

Similar Documents

Publication Publication Date Title
JPH0452746A (ja) 情報処理システムの入出力コマンド発行方式
JP2720838B2 (ja) データ転送装置
JP2846760B2 (ja) プログラマブルコントローラ
JPH05257852A (ja) プロセスデータ処理システムおよび処理方法
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JP2522051B2 (ja) 制御装置
JPS6153744B2 (ja)
JP2003242193A (ja) 協調シミュレーションの再現実行を行う論理検証装置
JP2555580B2 (ja) 記憶装置制御方式
JP3324567B2 (ja) 論理シミュレーション装置
JPH08221106A (ja) プログラマブルコントローラ
JPS60189053A (ja) デ−タ転送制御装置
JP2978626B2 (ja) Dmaコントローラ
JP4750620B2 (ja) 階層型ストレージ装置のデータリード方法及びシステム
JPH0314155A (ja) ローカルエリアネットワークの命令制御方式
JPS6111867A (ja) インタフエ−ス制御における異常処理方式
JPS63300346A (ja) Dma制御方式
JPH03158946A (ja) データ転送のリトライ制御が可能なプロセッサシステム
JPH0612365A (ja) Dma制御方式
JPH02242331A (ja) プログラムコード変更方式
JPS6194162A (ja) 時間監視制御機能を備えた情報処理装置
JPS63187355A (ja) 記憶装置のデ−タ退避方式
JPH02130625A (ja) インタフェース制御方式
JPH0623993B2 (ja) イメージ処理制御方法
JPH05173926A (ja) 周辺装置接続システム