JPH0567038A - メモリデータ転送方式 - Google Patents
メモリデータ転送方式Info
- Publication number
- JPH0567038A JPH0567038A JP22687091A JP22687091A JPH0567038A JP H0567038 A JPH0567038 A JP H0567038A JP 22687091 A JP22687091 A JP 22687091A JP 22687091 A JP22687091 A JP 22687091A JP H0567038 A JPH0567038 A JP H0567038A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- transfer
- dual port
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】メモリにデュアルポートメモリを用いて、メモ
リ間をＣＰＵのバスとメモリデータ転送回路で接続し、
メモリデータ転送中もＣＰＵの動作を可能とすることに
より、ＣＰＵのスループット低下を防ぐことができる。 【構成】デュアルポートメモリ２とデュアルポートメモ
リ３との間のデータ転送はメモリデータ10,11を介して
行う。ＣＰＵ１は転送方向、転送するメモリのアドレス
などの情報を転送制御信号１４で転送制御回路６に送信
する。転送制御回路６はデュアルポートメモリ２のアド
レスカウンタ４、デュアルポートメモリ３のアドレスカ
ウンタ５に転送アドレスを、転送回路７にデータ転送を
要求しデュアルポートメモリ２とデュアルポートメモリ
３との間でデータの転送がおこなわれる。これによりメ
モリ間転送中にＣＰＵを停止させる必要がないのでＣＰ
Ｕのスループット低下を防ぐことができる。
リ間をＣＰＵのバスとメモリデータ転送回路で接続し、
メモリデータ転送中もＣＰＵの動作を可能とすることに
より、ＣＰＵのスループット低下を防ぐことができる。 【構成】デュアルポートメモリ２とデュアルポートメモ
リ３との間のデータ転送はメモリデータ10,11を介して
行う。ＣＰＵ１は転送方向、転送するメモリのアドレス
などの情報を転送制御信号１４で転送制御回路６に送信
する。転送制御回路６はデュアルポートメモリ２のアド
レスカウンタ４、デュアルポートメモリ３のアドレスカ
ウンタ５に転送アドレスを、転送回路７にデータ転送を
要求しデュアルポートメモリ２とデュアルポートメモリ
３との間でデータの転送がおこなわれる。これによりメ
モリ間転送中にＣＰＵを停止させる必要がないのでＣＰ
Ｕのスループット低下を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明はメモリ間でデータの転送
を必要とするＣＰＵ周辺回路に関する。
を必要とするＣＰＵ周辺回路に関する。
【０００２】
【従来の技術】従来の方式は、特開昭６０−１９２６９
号公報に記載のように、ダイレクトメモリアクセス（Ｄ
ＭＡ）用ＬＳＩを用いてメモリ間のデータの転送を行う
ようになっていた。
号公報に記載のように、ダイレクトメモリアクセス（Ｄ
ＭＡ）用ＬＳＩを用いてメモリ間のデータの転送を行う
ようになっていた。
【０００３】
【発明が解決しようとする課題】上記従来技術はメモリ
データ転送時、ＣＰＵのデータバス、アドレスバス、制
御バスはＣＰＵから切り離され、ＣＰＵは命令の実行を
停止してしまいＣＰＵのスループットを低下させるとい
う問題があった。
データ転送時、ＣＰＵのデータバス、アドレスバス、制
御バスはＣＰＵから切り離され、ＣＰＵは命令の実行を
停止してしまいＣＰＵのスループットを低下させるとい
う問題があった。
【０００４】本発明の目的はＣＰＵの処理を停止させる
ことなく、メモリデータの転送を行うメモリデータ転送
回路を実現することにある。
ことなく、メモリデータの転送を行うメモリデータ転送
回路を実現することにある。
【０００５】
【課題を解決するための手段】上記目的は、デュアルポ
ートメモリを用いてメモリ間をメモリデータ転送用回路
で接続することにより達成される。
ートメモリを用いてメモリ間をメモリデータ転送用回路
で接続することにより達成される。
【０００６】
【作用】メモリにはデュアルポートメモリを用いてポー
トの一方にＣＰＵのバスを接続し、もう一方のポート
に、メモリデータ転送用の回路を接続することによりＣ
ＰＵを停止させることなくメモリ間のデータ転送を可能
とする。
トの一方にＣＰＵのバスを接続し、もう一方のポート
に、メモリデータ転送用の回路を接続することによりＣ
ＰＵを停止させることなくメモリ間のデータ転送を可能
とする。
【０００７】
【実施例】以下、本発明の一実施例を図１により説明す
る。
る。
【０００８】図は、本発明によるメモリデータ転送方式
の一例である。
の一例である。
【０００９】図において、ＣＰＵ１とデュアルポートメ
モリ２とデュアルポートメモリ３は、ＣＰＵデータバス
８、ＣＰＵアドレスバス９で接続されデータの書き込み
又は読み出しが行われる。
モリ２とデュアルポートメモリ３は、ＣＰＵデータバス
８、ＣＰＵアドレスバス９で接続されデータの書き込み
又は読み出しが行われる。
【００１０】デュアルポートメモリ２とデュアルポート
メモリ３の間でデータの転送をおこなう場合、ＣＰＵ１
は転送方向、転送するメモリのアドレスなどの情報を転
送制御信号１４で転送制御回路６に送信する。
メモリ３の間でデータの転送をおこなう場合、ＣＰＵ１
は転送方向、転送するメモリのアドレスなどの情報を転
送制御信号１４で転送制御回路６に送信する。
【００１１】転送制御回路６はデュアルポートメモリ２
のアドレスカウンタ４、デュアルポートメモリ３のアド
レスカウンタ５に転送アドレスを、転送回路７にデータ
転送を要求しデュアルポートメモリ２とデュアルポート
メモリ３の間でデータの転送がおこなわれる。
のアドレスカウンタ４、デュアルポートメモリ３のアド
レスカウンタ５に転送アドレスを、転送回路７にデータ
転送を要求しデュアルポートメモリ２とデュアルポート
メモリ３の間でデータの転送がおこなわれる。
【００１２】
【発明の効果】本発明によれば、メモリデータ転送中に
ＣＰＵを停止させる必要がないのでＣＰＵの処理能力低
下を防ぐことができる。
ＣＰＵを停止させる必要がないのでＣＰＵの処理能力低
下を防ぐことができる。
【図１】本発明の一実施例を示すブロック図。
１…ＣＰＵ、２，３…デュアルポートメモリ、４，５・・
・アドレスカウンタ、６…転送制御回路、７…転送回
路、８…ＣＰＵデータバス、９…ＣＰＵアドレスバス、
１２，１３…メモリアドレス。
・アドレスカウンタ、６…転送制御回路、７…転送回
路、８…ＣＰＵデータバス、９…ＣＰＵアドレスバス、
１２，１３…メモリアドレス。
Claims (1)
- 【請求項１】ＣＰＵとメモリとＩ／Ｏ回路よりなる前記
ＣＰＵの周辺回路において、デュアルポートメモリを用
いたメモリデータ転送回路を設け、前記ＣＰＵが処理中
でもメモリのデータが転送出来るように構成してなるこ
とを特徴とするメモリデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22687091A JPH0567038A (ja) | 1991-09-06 | 1991-09-06 | メモリデータ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22687091A JPH0567038A (ja) | 1991-09-06 | 1991-09-06 | メモリデータ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567038A true JPH0567038A (ja) | 1993-03-19 |
Family
ID=16851866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22687091A Pending JPH0567038A (ja) | 1991-09-06 | 1991-09-06 | メモリデータ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567038A (ja) |
-
1991
- 1991-09-06 JP JP22687091A patent/JPH0567038A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0567038A (ja) | メモリデータ転送方式 | |
| JP2565916B2 (ja) | メモリアクセス制御装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP2554423Y2 (ja) | メモリ制御装置 | |
| JPH0322073A (ja) | データ転送制御装置 | |
| JPS59136832A (ja) | デ−タ転送方式 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPH03189755A (ja) | メモリ間転送装置 | |
| JPH0535693A (ja) | データ転送装置 | |
| JPS5856891B2 (ja) | 情報処理システム | |
| JPS6022260A (ja) | 情報処理システム | |
| JPS5911425A (ja) | マイコン応用システムにおけるバス・コントロ−ル回路 | |
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPS60246465A (ja) | Ｄｍａ制御方式 | |
| JPH04236651A (ja) | バス制御方式 | |
| JPS62186321A (ja) | デイスクコントロ−ル装置 | |
| JPH01261768A (ja) | データ通信方式 | |
| JPH0561839A (ja) | データ転送装置 | |
| JPH0287253A (ja) | 機器アドレス設定方式 | |
| JPS61249153A (ja) | デ−タ処理装置 | |
| JPS62262170A (ja) | デ−タ転送方式 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPS63279359A (ja) | マルチｃｐｕのデ−タ受け渡し装置 | |
| JPH03290750A (ja) | Ｄｍａ転送方法 |