JPS62186321A - デイスクコントロ−ル装置 - Google Patents
デイスクコントロ−ル装置Info
- Publication number
- JPS62186321A JPS62186321A JP2779686A JP2779686A JPS62186321A JP S62186321 A JPS62186321 A JP S62186321A JP 2779686 A JP2779686 A JP 2779686A JP 2779686 A JP2779686 A JP 2779686A JP S62186321 A JPS62186321 A JP S62186321A
- Authority
- JP
- Japan
- Prior art keywords
- data
- disk
- memory
- bus
- disk control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマイクロコンピュータシステムにおいて用い
るディスクコントロール装置に関する。
るディスクコントロール装置に関する。
第２図は例えば特願昭５９−２２５３６２号明細書に示
された従来の磁気ディスクコントロール装置のブロック
接続図であり、図において、１はシステム中央処理装置
（以下、システムＣＰＵという）、２はシステムメモリ
４やディスクコントロールボード５などとコミュニケー
ションをとるためのプロセッサバス、３はデータの高速
転送を行うためのダイレクトメモリアクセスバス（以下
、ＤＭＡバスという）、６はシステムＣＰＵ １がディ
スクコントロールボード５をコントロールする為のコン
トロールバッファ、７はデータ転送に用いるデータ転送
用の２ボートメモリ、８はディスクコントロール部、９
はローカルバス、ＩＯはディスクコントロールボード５
とディスク装置１１の間のデータ転送を行うためのバス
である。
された従来の磁気ディスクコントロール装置のブロック
接続図であり、図において、１はシステム中央処理装置
（以下、システムＣＰＵという）、２はシステムメモリ
４やディスクコントロールボード５などとコミュニケー
ションをとるためのプロセッサバス、３はデータの高速
転送を行うためのダイレクトメモリアクセスバス（以下
、ＤＭＡバスという）、６はシステムＣＰＵ １がディ
スクコントロールボード５をコントロールする為のコン
トロールバッファ、７はデータ転送に用いるデータ転送
用の２ボートメモリ、８はディスクコントロール部、９
はローカルバス、ＩＯはディスクコントロールボード５
とディスク装置１１の間のデータ転送を行うためのバス
である。
次に動作について説明する。ディスク装置１１へのデー
タの書込みの時には、システムメモリ４からディスクコ
ントロールボード５の２ポートメモリ７へＤＭＡバス３
を介してデータが転送され、コントロールバッファ６を
介してシステムＣＰＵ１より指令を受けたディスクコン
トロール部８が、２ポートメモリ７上のデータをディス
ク装置１１ヘバス１０を介して転送する。一方、ディス
ク装置１１からのデータの読み出し時には、システムＣ
ＰＵＩがプロセッサバス２を使って、ディスクコントロ
ール部８に対する指令をコントロールバッファ６ヘセソ
トする。すると、ディスクコントロール部８はディスク
装置１１のデータを２ボートメモリ７へ転送し、コント
ロールバッファ６を介して、システムＣＰＵＩへその動
作の終了を知らせる。そこで、システムＣＰＵＩは、２
ボートメモリ７にあるデータを、ＤＭＡバス３を使って
システムメモリ４へ転送し、その後にプロセッサハス２
を介してデータを参照する。
タの書込みの時には、システムメモリ４からディスクコ
ントロールボード５の２ポートメモリ７へＤＭＡバス３
を介してデータが転送され、コントロールバッファ６を
介してシステムＣＰＵ１より指令を受けたディスクコン
トロール部８が、２ポートメモリ７上のデータをディス
ク装置１１ヘバス１０を介して転送する。一方、ディス
ク装置１１からのデータの読み出し時には、システムＣ
ＰＵＩがプロセッサバス２を使って、ディスクコントロ
ール部８に対する指令をコントロールバッファ６ヘセソ
トする。すると、ディスクコントロール部８はディスク
装置１１のデータを２ボートメモリ７へ転送し、コント
ロールバッファ６を介して、システムＣＰＵＩへその動
作の終了を知らせる。そこで、システムＣＰＵＩは、２
ボートメモリ７にあるデータを、ＤＭＡバス３を使って
システムメモリ４へ転送し、その後にプロセッサハス２
を介してデータを参照する。
従来のディスクコントロール装置は以上のように構成さ
れているので、ディスク装Ｗｌｌ上のデータを参照する
のに、一旦システムメモリ４に転送したデータを、この
システムメモリ４から再びプロセッサハス２を介してシ
ステムＣＰＵＩに転送しなければならず、この結果、こ
の参照のための時間が長くなり、データの信頼性が損な
われるとともに、制御手順が複雑になってしまうなどの
問題点があった。
れているので、ディスク装Ｗｌｌ上のデータを参照する
のに、一旦システムメモリ４に転送したデータを、この
システムメモリ４から再びプロセッサハス２を介してシ
ステムＣＰＵＩに転送しなければならず、この結果、こ
の参照のための時間が長くなり、データの信頼性が損な
われるとともに、制御手順が複雑になってしまうなどの
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、制御手順を単純にし、しかも短時間でディス
ク装置のデータの参照が行えるディスクコントロール装
置を得ることを目的とする。
たもので、制御手順を単純にし、しかも短時間でディス
ク装置のデータの参照が行えるディスクコントロール装
置を得ることを目的とする。
この発明にかかるディスクコントロール装置は、システ
ムＣＰＵの指令にもとづき、ディスクコントロール部に
、ディスク装置からデータを読み出させ、この読み出し
たデータをデータ転送メモリを通してシステムメモリに
転送するようにしたものにおいて、上記転送メモリはプ
ロセッサバスを通して直接アクセスすることができる３
ボート構成としたものである。
ムＣＰＵの指令にもとづき、ディスクコントロール部に
、ディスク装置からデータを読み出させ、この読み出し
たデータをデータ転送メモリを通してシステムメモリに
転送するようにしたものにおいて、上記転送メモリはプ
ロセッサバスを通して直接アクセスすることができる３
ボート構成としたものである。
この発明におけるデータ転送メモリは、システムＣＰＵ
の指令によってディスク装置から送出されたデータを、
直接プロセッサバスを通じてのアクセスにより、システ
ムメモリを介さず送出し、データ参照のための処理速度
を速めるように作用する。
の指令によってディスク装置から送出されたデータを、
直接プロセッサバスを通じてのアクセスにより、システ
ムメモリを介さず送出し、データ参照のための処理速度
を速めるように作用する。
以下、この発明の一実施例を図について説明する。
第１図において、２１はシステムＣＰＵ、２２はプロセ
・７サパス、２３はＤＭＡバス、２４はシステムメモリ
、２５はディスクコントロールボード、２６はシステム
ＣＰＵ２１の指令を受付けるコントロールバッファ、２
７はプロセッサバス２２、ＤＭＡバス２３とディスクコ
ントロールボード２５内のローカルバスの３つのバスに
接続されたデータ転送メモリとしての３ポートメモリ、
２８はディスクコントロール部、２９はローカルバス、
３０は３ポートメモリ２７とディスク装置３１との間の
データ転送に用いるバス、３１ばそのディスク装置であ
る。
・７サパス、２３はＤＭＡバス、２４はシステムメモリ
、２５はディスクコントロールボード、２６はシステム
ＣＰＵ２１の指令を受付けるコントロールバッファ、２
７はプロセッサバス２２、ＤＭＡバス２３とディスクコ
ントロールボード２５内のローカルバスの３つのバスに
接続されたデータ転送メモリとしての３ポートメモリ、
２８はディスクコントロール部、２９はローカルバス、
３０は３ポートメモリ２７とディスク装置３１との間の
データ転送に用いるバス、３１ばそのディスク装置であ
る。
次に動作について説明する。
システムＣＰＵ２１がディスク装置３１上のデータを参
照する際に、そのコマンドをディスクコントロールボー
ド２５上のコントロールバフ７ア２６ヘセツトする。す
ると、ディスクコントロール部２８が動き出し、ディス
ク装置３１にあるデータを、バス３０を介して３ポート
メモリ２７へ転送する。この３ボートメモリ２７はプロ
セッサバス２２とＤＭＡバス２３の２つのバスに接続さ
れているので、繰り返しディスク装置３１にあるデータ
を転送する必要のある時は、ＤＭＡバス２３を介して、
システムメモリ２４へ順次転送し、一方、その必要がな
く、直ちに参照したい時には、直接プロセッサバス２２
より３ボートメモリ２７をアクセスする。すなわち、シ
ステムメモリ２４を介さず直接３ボートメモリ２７にア
クセスできるので、参照の処理が従来よりも迅速となる
。
照する際に、そのコマンドをディスクコントロールボー
ド２５上のコントロールバフ７ア２６ヘセツトする。す
ると、ディスクコントロール部２８が動き出し、ディス
ク装置３１にあるデータを、バス３０を介して３ポート
メモリ２７へ転送する。この３ボートメモリ２７はプロ
セッサバス２２とＤＭＡバス２３の２つのバスに接続さ
れているので、繰り返しディスク装置３１にあるデータ
を転送する必要のある時は、ＤＭＡバス２３を介して、
システムメモリ２４へ順次転送し、一方、その必要がな
く、直ちに参照したい時には、直接プロセッサバス２２
より３ボートメモリ２７をアクセスする。すなわち、シ
ステムメモリ２４を介さず直接３ボートメモリ２７にア
クセスできるので、参照の処理が従来よりも迅速となる
。
以上のように、この発明によれば、ディスクコントロー
ル部を介してディスク装置からまたはこのディスク装置
にデータを転送するデータ転送メモリを、プロセッサバ
スを通じて直接アクセス可能な３ボート構成としたので
、必要に応じて行われるディスクアクセスを高速化でき
、従ってシステムの信頼性、実用性を向上できるものが
得られる効果がある。
ル部を介してディスク装置からまたはこのディスク装置
にデータを転送するデータ転送メモリを、プロセッサバ
スを通じて直接アクセス可能な３ボート構成としたので
、必要に応じて行われるディスクアクセスを高速化でき
、従ってシステムの信頼性、実用性を向上できるものが
得られる効果がある。
第１図はこの発明の一実施例によるディスクコントロー
ル装置のブロック接続図、第２図は従来のディスクコン
トロール装置のブロック接続図である。 ２１はシステムＣＰＵ、２２はプロセッサバス、２３は
ＤＭＡバス、２４はシステムメモリ、２５はディスクコ
ントロールボード、２７はデータ転送メモリ、２８はデ
ィスクコントロール部、２９はローカルバス、３１はデ
ィスク装置。 （外Ｚるλ
ル装置のブロック接続図、第２図は従来のディスクコン
トロール装置のブロック接続図である。 ２１はシステムＣＰＵ、２２はプロセッサバス、２３は
ＤＭＡバス、２４はシステムメモリ、２５はディスクコ
ントロールボード、２７はデータ転送メモリ、２８はデ
ィスクコントロール部、２９はローカルバス、３１はデ
ィスク装置。 （外Ｚるλ
Claims (1)
- システム中央処理装置がプロセッサバスを介してディス
クコントロール部にデータの読み出しを指令し、この指
令に従って上記ディスクコントロール部がディスク装置
のデータをローカルバスを介してデータ転送メモリに転
送し、このデータ転送メモリにあるデータをさらにダイ
レクトメモリアクセスバスを介してシステムメモリに転
送するディスクコントロール装置において、上記データ
転送メモリは上記プロセッサバスを通して直接アクセス
することができる３ポート構成としたことを特徴とする
ディスクコントロール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2779686A JPS62186321A (ja) | 1986-02-13 | 1986-02-13 | デイスクコントロ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2779686A JPS62186321A (ja) | 1986-02-13 | 1986-02-13 | デイスクコントロ−ル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62186321A true JPS62186321A (ja) | 1987-08-14 |
Family
ID=12230936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2779686A Pending JPS62186321A (ja) | 1986-02-13 | 1986-02-13 | デイスクコントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62186321A (ja) |
-
1986
- 1986-02-13 JP JP2779686A patent/JPS62186321A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0146946B2 (ja) | ||
| JPS62186321A (ja) | デイスクコントロ−ル装置 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPS6331806B2 (ja) | ||
| JPS62186322A (ja) | デイスクコントロ−ル装置 | |
| JP2554423Y2 (ja) | メモリ制御装置 | |
| JPS62262170A (ja) | デ−タ転送方式 | |
| JPS6263351A (ja) | デイスクキヤツシユ装置 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPH0567038A (ja) | メモリデータ転送方式 | |
| JPH07129519A (ja) | デュアルｃｐｕシステム | |
| JPS6361351A (ja) | デ−タ転送方法 | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPH0122656B2 (ja) | ||
| JPH02211571A (ja) | 情報処理装置 | |
| JPH02148159A (ja) | メモリ拡張装置 | |
| JPS6010366A (ja) | 主記憶装置 | |
| JPS63220339A (ja) | マルチ・ポ−トｒａｍ回路 | |
| JPS61206066A (ja) | メモリアドレス設定方式 | |
| JPS623455B2 (ja) | ||
| JPH05120210A (ja) | マイクロコンピユータ | |
| JPH0120460B2 (ja) | ||
| JPH04338859A (ja) | コンピュータ装置 | |
| JPS58121200A (ja) | デ−タバツフア診断方式 | |
| JPH02301851A (ja) | システムバスアクセス方式 |