JPH0564487B2 - - Google Patents
Info
- Publication number
- JPH0564487B2 JPH0564487B2 JP59028503A JP2850384A JPH0564487B2 JP H0564487 B2 JPH0564487 B2 JP H0564487B2 JP 59028503 A JP59028503 A JP 59028503A JP 2850384 A JP2850384 A JP 2850384A JP H0564487 B2 JPH0564487 B2 JP H0564487B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage detection
- detection circuit
- zener diode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 40
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は直流電圧の電圧検知回路、特に２電源
以上の多電圧を検知しその論理積を出力する多電
圧検知回路に関するものである。
以上の多電圧を検知しその論理積を出力する多電
圧検知回路に関するものである。
従来の多電圧検知回路は、例えば第１図に示す
ようにそれぞれ独立な電圧検知回路を並べ、１個
の電圧検知回路１について他の電圧検知回路２と
の論理積を出力するためには新たに他の電圧検知
回路２を制御するトランジスタTrおよびダイオ
ードＤを設けていたため、全体として回路が複雑
となり、部品点数が多く高価で実装スペースも多
く必要とする欠点があつた。なお、第１図におい
て電圧検知回路１はツエナーダイオードZDA、ト
ランジスタTrAおよび抵抗RA〜RCから構成され電
圧V1を検知する。また電圧検知回路２はツエナ
ーダイオードZDB、トランジスタTrBおよび抵抗
RD〜RFから構成され電圧V3を検知する。トラン
ジスタTrAのエミツタにベースを接続したトラン
ジスタTrのエミツタがダイオードDAを介してト
ランジスタTrBのベースに接続され、トランジス
タTrBのエミツタ側に電圧V1，V2の論理積出力が
取出される。
ようにそれぞれ独立な電圧検知回路を並べ、１個
の電圧検知回路１について他の電圧検知回路２と
の論理積を出力するためには新たに他の電圧検知
回路２を制御するトランジスタTrおよびダイオ
ードＤを設けていたため、全体として回路が複雑
となり、部品点数が多く高価で実装スペースも多
く必要とする欠点があつた。なお、第１図におい
て電圧検知回路１はツエナーダイオードZDA、ト
ランジスタTrAおよび抵抗RA〜RCから構成され電
圧V1を検知する。また電圧検知回路２はツエナ
ーダイオードZDB、トランジスタTrBおよび抵抗
RD〜RFから構成され電圧V3を検知する。トラン
ジスタTrAのエミツタにベースを接続したトラン
ジスタTrのエミツタがダイオードDAを介してト
ランジスタTrBのベースに接続され、トランジス
タTrBのエミツタ側に電圧V1，V2の論理積出力が
取出される。
本発明はこのような事情に鑑みてなされたもの
で、その目的は、簡単な回路構成で２電源以上の
多電圧を検出しその論理積を出力することが可能
な多電圧検知回路を提供することにある。
で、その目的は、簡単な回路構成で２電源以上の
多電圧を検出しその論理積を出力することが可能
な多電圧検知回路を提供することにある。
このような目的を達成するために、本発明は、
ツエナーダイオードを用いた電圧検知回路がツエ
ナー電圧以下でツエナー電圧が流れないことを利
用したツエナー電流のオン・オフ動作回路である
ことに着目し、前段の電圧検出回路を構成するト
ランジスタの出力で次段の電圧検知回路を構成す
るツエナーダイオードのツエナー電流のオン・オ
フ制御を行なうようにしたものである。以下、実
施例を用いて本発明を詳細に説明する。
ツエナーダイオードを用いた電圧検知回路がツエ
ナー電圧以下でツエナー電圧が流れないことを利
用したツエナー電流のオン・オフ動作回路である
ことに着目し、前段の電圧検出回路を構成するト
ランジスタの出力で次段の電圧検知回路を構成す
るツエナーダイオードのツエナー電流のオン・オ
フ制御を行なうようにしたものである。以下、実
施例を用いて本発明を詳細に説明する。
第２図は本発明の一実施例を示す回路図であ
る。図において、１００は電圧V1を検知する第
１の電圧検知回路であり、ツエナーダイオード
ZD1、NPNトランジスタTr1および抵抗R1，R2に
より構成される。これに対し、ツエナーダイオー
ドZD2、PNPトランジスタTr2および抵抗R3，R4
から構成される第２の電圧検知回路２００は電圧
V2を検知する。Ｒは出力取出用の抵抗で、最終
段の電圧検知回路に含まれる。両電圧検知回路
は、コンプリメントな回路構成を有しており、ま
たトランジスタTr1はツエナーダイオードZD2の
ツエナー電流のオン・オフ制御用としてのコレク
タがツエナーダイオードZD2の１端に接続されて
いる。
る。図において、１００は電圧V1を検知する第
１の電圧検知回路であり、ツエナーダイオード
ZD1、NPNトランジスタTr1および抵抗R1，R2に
より構成される。これに対し、ツエナーダイオー
ドZD2、PNPトランジスタTr2および抵抗R3，R4
から構成される第２の電圧検知回路２００は電圧
V2を検知する。Ｒは出力取出用の抵抗で、最終
段の電圧検知回路に含まれる。両電圧検知回路
は、コンプリメントな回路構成を有しており、ま
たトランジスタTr1はツエナーダイオードZD2の
ツエナー電流のオン・オフ制御用としてのコレク
タがツエナーダイオードZD2の１端に接続されて
いる。
上記構成において、例えば第３図ａに示すよう
にV1が先に投入された同図ｂに示すようにV2が
後で投入された場合、まず電圧V1が検知レベル
V1に達したところでツエナーダイオードZD1に電
流が流れ、同図ｃに示すようにトランジスタTr1
をオン状態とする。このとき、トランジスタTR2
は同図ｄに示すようにオフ状態のため出力OUT
は同図ｅに示すように“Ｌ”レベルのままであ
る。次に、V2が投入されて検知レベルV2に達す
ると、ツエナーダイオードZD2に電流が流れ、ト
ランジスタTr2をオン状態とすることにより出力
OUTは“Ｌ”から“Ｈ”レベルに変化し、２電
圧V1，V2のレベルが正常な状態となつたことが
判断される。
にV1が先に投入された同図ｂに示すようにV2が
後で投入された場合、まず電圧V1が検知レベル
V1に達したところでツエナーダイオードZD1に電
流が流れ、同図ｃに示すようにトランジスタTr1
をオン状態とする。このとき、トランジスタTR2
は同図ｄに示すようにオフ状態のため出力OUT
は同図ｅに示すように“Ｌ”レベルのままであ
る。次に、V2が投入されて検知レベルV2に達す
ると、ツエナーダイオードZD2に電流が流れ、ト
ランジスタTr2をオン状態とすることにより出力
OUTは“Ｌ”から“Ｈ”レベルに変化し、２電
圧V1，V2のレベルが正常な状態となつたことが
判断される。
逆に、第４図ａに示すように先にV2が投入さ
れ同図ｂに示すようにV1が後で投入されたとき
は、V2が検知レベルV2に達しても同図ｃに示す
ようにトランジスタTr1がオフ状態のため、ツエ
ナーダイオードZD2にはツエナー電流は流れず、
したがつて同図ｄに示すようにトランジスタTr2
もオン状態とならないため同図ｅに示すように出
力OUTは“Ｌ”レベルのままである。次にV1投
入されて検知レベルに達すると、ツエナーダイオ
ードZD1にツエナー電流が流れ、トランジスタ
Tr1をオン状態とする。これによりツエナーダイ
オードZD2にツエナー電流が流れ、トランジスタ
Tr2がオン状態となつて出力OUTが“Ｌ”から
“Ｈ”へ変化する。
れ同図ｂに示すようにV1が後で投入されたとき
は、V2が検知レベルV2に達しても同図ｃに示す
ようにトランジスタTr1がオフ状態のため、ツエ
ナーダイオードZD2にはツエナー電流は流れず、
したがつて同図ｄに示すようにトランジスタTr2
もオン状態とならないため同図ｅに示すように出
力OUTは“Ｌ”レベルのままである。次にV1投
入されて検知レベルに達すると、ツエナーダイオ
ードZD1にツエナー電流が流れ、トランジスタ
Tr1をオン状態とする。これによりツエナーダイ
オードZD2にツエナー電流が流れ、トランジスタ
Tr2がオン状態となつて出力OUTが“Ｌ”から
“Ｈ”へ変化する。
このように本実施例では２電源の電圧を検知
し、その論理積を出力する。なお、第２図におい
てはトランジスタTr2のエミツタをV2の電源に接
続したが、V1等の他の電源に接続しても同様の
動作をすることは明らかである。
し、その論理積を出力する。なお、第２図におい
てはトランジスタTr2のエミツタをV2の電源に接
続したが、V1等の他の電源に接続しても同様の
動作をすることは明らかである。
第５図は、本発明の他の実施例を示す回路図で
ある。前段の電圧検出回路１００にPNPトラン
ジスタTr1′、次段の電圧検出回路２００にNPN
トランジスタTr2′を使用した点で第２図とは逆
のコンプリメントな構成をとつているが、第２図
と同様の動作をすることは明らかである。
ある。前段の電圧検出回路１００にPNPトラン
ジスタTr1′、次段の電圧検出回路２００にNPN
トランジスタTr2′を使用した点で第２図とは逆
のコンプリメントな構成をとつているが、第２図
と同様の動作をすることは明らかである。
さらに第６図は本発明を３電圧検知回路に適用
した場合の一実施例を示す回路図であるが、この
ようにNPNとPNPの両トランジスタを使用し、
コンプリメントに順次組合せて行くことにより４
以上の多電圧検知回路も容易に構成することがで
きる。第６図において３００は電圧V3を検知す
る第３の電圧検知回路で、ツエナーダイオード
ZD3、トランジスタTr3および抵抗R5，R6，Ｒか
ら構成される。
した場合の一実施例を示す回路図であるが、この
ようにNPNとPNPの両トランジスタを使用し、
コンプリメントに順次組合せて行くことにより４
以上の多電圧検知回路も容易に構成することがで
きる。第６図において３００は電圧V3を検知す
る第３の電圧検知回路で、ツエナーダイオード
ZD3、トランジスタTr3および抵抗R5，R6，Ｒか
ら構成される。
以上説明したように、本発明によれば相互にコ
ンプリメントな構成を有する第１種および第２種
の電圧検知回路を縦続接続し、前段の電圧検知回
路を構成するトランジスタの出力で次段の電圧検
知回路を構成するツエナーダイオードをオン・オ
フ制御するようにしたことにより、独立の各電圧
検知回路を並べ、別に論理積をとるための回路を
付加するものに比較して回路構成が大幅に簡略化
でき、少ない部品点数で安価にかつ少ない実装ス
ペースで多電圧の論理積を出力する多電圧検知回
路が実現できる。
ンプリメントな構成を有する第１種および第２種
の電圧検知回路を縦続接続し、前段の電圧検知回
路を構成するトランジスタの出力で次段の電圧検
知回路を構成するツエナーダイオードをオン・オ
フ制御するようにしたことにより、独立の各電圧
検知回路を並べ、別に論理積をとるための回路を
付加するものに比較して回路構成が大幅に簡略化
でき、少ない部品点数で安価にかつ少ない実装ス
ペースで多電圧の論理積を出力する多電圧検知回
路が実現できる。
第１図は従来の多電圧検知回路の構成例を示す
回路図、第２図は本発明の一実施例を示す回路
図、第３図ａ〜ｅおよび第４図ａ〜ｅは第２図の
動作を説明するためのタイムチヤート、第５図お
よび第６図はそれぞれ本発明の他の実施例を示す
回路図である。 １００……第１の電圧検知回路（第１種の電圧
検知回路）、２００……第２の電圧検知回路（第
２種の電圧検知回路）、３００……第３の電圧検
知回路（第１種の電圧検知回路）、ZD1，ZD2，
ZD3……ツエナーダイオード、Tr1，Tr1′，Tr2，
Tr2′，Tr3……トランジスタ。
回路図、第２図は本発明の一実施例を示す回路
図、第３図ａ〜ｅおよび第４図ａ〜ｅは第２図の
動作を説明するためのタイムチヤート、第５図お
よび第６図はそれぞれ本発明の他の実施例を示す
回路図である。 １００……第１の電圧検知回路（第１種の電圧
検知回路）、２００……第２の電圧検知回路（第
２種の電圧検知回路）、３００……第３の電圧検
知回路（第１種の電圧検知回路）、ZD1，ZD2，
ZD3……ツエナーダイオード、Tr1，Tr1′，Tr2，
Tr2′，Tr3……トランジスタ。
Claims (1)
- １ 第１及び第２の電圧源と、第１及び第２のツ
エナーダイオードと、一方がNPNで他方がPNP
である第１及び第２のトランジスタとを具備して
成り、上記第１のトランジスタのベース電流は上
記第１のツエナーダイオードを介して上記第１の
電圧源から供給され、上記第２のトランジスタの
ベース電流は上記第２のツエナーダイオード及び
上記第１のトランジスタのコレクタ−エミツタ間
電流通路を介して上記第２の電圧源から供給され
るよう回路結線が設けられて成り、それによつて
上記第１及び第２の電圧源がそれぞれ、上記第１
及び第２のツエナーダイオード等によつて決定づ
けられる検知レベルを超えた場合のみ上記第２の
トランジスタを導通させることを特徴とする多電
圧検知回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59028503A JPS60173925A (ja) | 1984-02-20 | 1984-02-20 | 多電圧検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59028503A JPS60173925A (ja) | 1984-02-20 | 1984-02-20 | 多電圧検知回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60173925A JPS60173925A (ja) | 1985-09-07 |
| JPH0564487B2 true JPH0564487B2 (ja) | 1993-09-14 |
Family
ID=12250477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59028503A Granted JPS60173925A (ja) | 1984-02-20 | 1984-02-20 | 多電圧検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60173925A (ja) |
-
1984
- 1984-02-20 JP JP59028503A patent/JPS60173925A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60173925A (ja) | 1985-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6053924B2 (ja) | リミツタ回路 | |
| GB2217134A (en) | Amplifier circuit | |
| JPH0473806B2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5394038A (en) | Output circuit comprising bipolar transistors for driving CMOS circuit to reduce power consumption of the output circuit and avoid erroneous operation of the CMOS circuit | |
| JPH0564487B2 (ja) | ||
| JP2900373B2 (ja) | 演算増幅器 | |
| JPH0230902Y2 (ja) | ||
| JP2615890B2 (ja) | 制御機器の入力装置 | |
| JP2776034B2 (ja) | 定電流回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPS5926098B2 (ja) | 近接スイッチ | |
| JPS6214712Y2 (ja) | ||
| JP2580932Y2 (ja) | 電源異常検出回路 | |
| JPH0434567Y2 (ja) | ||
| JPS6241341Y2 (ja) | ||
| JP2604779Y2 (ja) | ３状態入力回路 | |
| JPH0513064Y2 (ja) | ||
| JPH0347775B2 (ja) | ||
| JPH0359609B2 (ja) | ||
| JPH03228429A (ja) | Ｅｃｌ―ｃｍｏｓレベル変換回路 | |
| JP2508535B2 (ja) | 電流源回路 | |
| JP2586732B2 (ja) | 検波回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP2800204B2 (ja) | バイアス回路 |