JPH0561804A - マイクロコンピユータ - Google Patents

Abstract

(57)【要約】 【目的】 リアルタイム出力ポートから出力するデータ
の出力タイミングを指定するトリガ信号を選択する事に
より、外部に接続する機器の制御に使用するリアルタイ
ム出力ポートの端子数を指定でき、残りの端子を他の目
的に使用できる為、ハードウェアの無駄を少なくし、応
用分野が広いマイコンを提供する。 【構成】 複数の出力ラッチ３０８と、データ出力タイ
ミングを指定する複数のトリガ信号１１０，１１１と、
トリガ信号により出力ラッチに保持された値が書き込ま
れる複数のポートラッチ３０９と、複数のトリガ信号を
選択するトリガ信号選択回路１０６，１０７，１０８，
１０９から構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ出力のタイミング
信号（以下“トリガ信号”と記す）によってデータ出力
のタイミングが指定されるポート（以下“リアルタイム
出力ポート”と記す）を有するマイクロコンピュータに
関する。

【０００２】

【従来の技術】マイクロコンピュータ（以下マイコン）
の応用分野は近年急速に拡大し、多方面で用いられてい
る。特に最近はＯＡ化、ＦＡ化などで各種外部回路、外
部機器（モータ等）の制御にマイコンを使用することが
多くなっている。外部回路，外部機器を制御するには、
外部回路，外部機器の制御に適したハードウェアを備え
たマイコンが必要である。（以下の説明において‘ ’
で囲む数値は信号線等の２進数であることを示す。）図
５は、一般のマイクロコンピュータの構成図である。

【０００３】図において、マイコン４０１はメモリ４０
３内に記憶されている命令に従い、ＣＰＵ４０２が演算
処理を行い、周辺回路４０４を制御する。周辺回路４０
４はマイコン４０１の外部に接続される外部回路，外部
機器４０５に対し、制御信号を出力したり、ステータス
信号を入力したりして外部回路，外部機器４０５を制御
する。前記外部回路，外部機器の制御に適したハードウ
ェアは、この周辺回路４０４に属する。

【０００４】図８は、従来のリアルタイム出力ポートの
構成図を示し、図６は、３相制御ステッピングモータの
概略図であり、図７は、１相励磁式３相制御のタイミン
グ図である。図９は従来例の動作を示すタイミングチャ
ートである。以上の図を参照して動作を説明する。

【０００５】図８において周辺バス３０１はＣＰＵ４０
２と周辺回路４０４を接続し、アドレスやデータの入出
力を行うバスである。リードライト制御回路３０２には
周辺バス３０１からアドレスが入力され、ＣＰＵ４０２
からリード信号３１７とライト信号３１８が入力されて
いる。出力バッファ３０３はリードライト制御回路３０
２から出力ラッチリード信号３１６とリアルタイム出力
ポート３０４，３０５，３０６，３０７内部の各出力ラ
ッチのＱ出力が入力され、出力は周辺バス３０１に接続
されている。リアルタイム出力ポート３０４，３０５，
３０６，３０７はそれぞれ同一の構成であるのでリアル
タイム出力ポート３０４について説明する。出力ラッチ
３０８はＣＫに接続されている出力ラッチライト信号３
１５が‘１’になったときに、Ｄ入力に接続された周辺
バス３０１の値を保持し、Ｑから出力する１ｂｉｔのデ
ータを保持するラッチ回路である。ポートラッチ３０９
はＣＫに接続されたトリガ信号３１４が‘１’のとき、
Ｄ入力に接続された出力ラッチ３０８のＱ出力を保持
し、Ｑから出力する１ｂｉｔのデータを保持するラッチ
回路である。（以後、ラッチに保持されている値のこと
を“ラッチの内容”と記す。また、ラッチに値を保持さ
せることを“ラッチに書き込む”と記す。）端子３１０
はポートラッチ３０９のＱが出力される。トリガ信号３
１４はリアルタイム出力ポート３０４の外部から入力さ
れ、リアルタイム出力ポート３０４等のデータ出力タイ
ミングを指定する信号である。ＣＰＵ４０２が出力ラッ
チ３０８に対して書き込みを行う時は、周辺バス３０１
に出力ラッチ３０８のアドレスと書き込むデータを出力
しライト信号３１８を‘１’にする。リードライト制御
回路３０２がアドレスを判別し出力ラッチライト信号３
１５を‘１’にすると、周辺バス３０１に出力されてい
るデータが出力ラッチ３０８に書き込まれる。また、Ｃ
ＰＵが出力ラッチ３０８の内容を読み出す時は、周辺バ
ス３０１に出力ラッチ３０８のアドレスを出力しリード
信号３１７を‘１’にする。リードライト制御回路３０
２がアドレスを判別して出力ラッチリード信号３１６を
‘１’にし、出力ラッチ３０８の内容が出力バッファ３
０３を介して周辺バス３０１に出力される。各出力ラッ
チ３０８のＣＫ入力は共通であるので、出力ラッチ３０
８に対する読み書きはリアルタイム出力ポート３０４，
３０５，３０６，３０７それぞれの出力ラッチ３０８に
対して４ｂｉｔ同時に行われる。トリガ信号３１４によ
るポートラッチ３０９への書き込みも同様に４ｂｉｔ同
時に行われる。以後、“出力ラッチに‘１０００’を書
き込む”と表記した場合、リアルタイム出力ポート３０
４，３０５，３０６，３０７のそれぞれの出力ラッチ３
０８に‘１’‘０’‘０’‘０’を書き込むことを意味
する。ポートラッチについても同様である。

【０００６】図６は３相制御ステッピングモータの構成
を示す概略図である。ステッピングモータ制御の一例と
して、図７に示すような１相励磁式のタイミングがあ
る。端子Ａ，Ｂ，Ｃから図７のように電圧を印加し、コ
イルを励磁するとステッピングモータは回転する。

【０００７】リアルタイム出力ポートを用いた３相制御
例を、図９に示すタイミングチャートで説明する。端子
３１０，３１１，３１２をそれぞれ端子Ａ，Ｂ，Ｃに接
続する。端子３１３はこの場合使用しないのでオープン
のままにするか、使用しない端子としての適切な処理を
しておく、あらかじめメモリ４０３内に端子Ａ，Ｂ，Ｃ
に出力するデータ‘１０００’‘０１００’‘００１
０’を格納しておく。ＣＰＵ４０２は格納しておいた最
初のデータ‘１０００’を読み出し、出力ラッチ３０８
に書き込んでおく。トリガ信号３１４が入力されると出
力ラッチ３０８の内容がポートラッチ３０９に書き込ま
れ、端子３１０，３１１，３１２，３１３からそれぞれ
‘１’‘０’‘０’‘０’が出力される。ＣＰＵ４０２
はトリガ信号３１４が入力された事を検出すると、次の
データ‘０１００’をメモリ４０３から読み出し出力ラ
ッチに書き込む。以後同様にこれを繰り返して４本の端
子から順次‘１０００’‘０１００’‘００１０’を出
力しステッピングモータを制御する。

【０００８】

【発明が解決しようとする課題】しかし従来例のように
４相制御のために４本のリアルタイム出力ポートを備え
た場合、３相制御に用いられるとしたら他に何もする事
のない１本分の無駄が発生する。これは非常にもったい
ないばかりか、使用しない回路を含んだ価格でマイコン
を販売することになってしまう。

【０００９】また一方では５相制御のステッピングモー
タを接続する為に５本の端子を必要とし、４本では端子
数が不十分であり、その場合は他のリアルタイム出力ポ
ートと同時に制御するために、複数のトリガ信号を同期
させる回路を外部に別に設けなければならず、コストが
かかってしまう。従って従来のマイコンには上記のよう
な課題がある。

【００１０】本発明は上記の課題を解消するためになさ
れたものであり、トリガ信号の操作によりリアルタイム
出力ポート等のハードウェアの無駄が生じないマイクロ
コンピュータを提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、プログラムまたはデータを記憶するメモリ
と、プログラムに従い演算処理を実行するＣＰＵとを備
えたマイクロコンピュータにおいて、複数の出力ラッチ
と、該出力ラッチに保持された値が書き込まれる複数の
ポートラッチと、前記出力ラッチから該ポートラッチへ
データを書き込むタイミングを指定する複数のトリガ信
号と、前記複数のポートラッチに保持されている値をマ
イクロコンピュータ外部に導出する出力制御回路と、前
記ポートラッチの単数または複数の単位毎に複数のトリ
ガ信号から１つのトリガ信号を選択するトリガ信号選択
回路を備えている。

【００１２】

【作用】上記構成によれば、本発明のマイクロコンピュ
ータは、複数のトリガ信号をトリガ信号選択回路が選択
しそれによって、ポートラッチに保持している内容を出
力制御回路が外部へ出力するように制御するので遊びに
なるハードウェアの無駄を少なくできる。

【００１３】

【実施例】

［実施例１］次に本発明の一実施例について図を用いて
説明する。

【００１４】図１は本発明の一実施例のマイコンのリア
ルタイム出力ポートの構成図である。リアルタイム出力
ポートが４本あり、それぞれのリアルタイム出力ポート
で選択できるトリガ信号が２本ある場合の図である。従
来例と同じ番号の回路は同じ動作を行うので説明は省略
する。図２は本発明の一実施例の動作を示すタイミング
チャートである。

【００１５】図１においてリードライト制御回路１０５
は従来例のリードライト制御回路３０２の機能に加えて
トリガ信号選択ラッチへの書き込みの為の信号が増えて
いる。リアルタイム出力ポート１０１，１０２，１０
３，１０４はそれぞれ同一の構成であるのでリアルタイ
ム出力ポート１０１について説明する。トリガ信号選択
ラッチ１０６は出力ラッチ３０８と同じ構成のラッチ回
路で、ＣＫに接続されたトリガ信号選択ラッチライト信
号が‘１’のとき、Ｄ入力に接続された周辺バス３０１
の値を保持し、Ｑから出力する。ＮＯＴ回路１０９は入
力にトリガ信号選択ラッチ１０６のＱ出力が接続され、
入力の反転信号を出力する回路である。トランスファ１
０７はゲート入力にトリガ信号選択ラッチ１０６のＱ出
力が接続され、トリガ信号選択ラッチ１０６の内容が
‘１’のときソース入力に接続していあるトリガ信号１
１０がドレインから出力される。トランスファ１０８も
同様にＮＯＴ回路１０９の出力が‘１’のときにトリガ
信号１１１が出力される。トランスファ１０７，１０８
のそれぞれの出力はポートラッチ３０９のＣＫ入力に接
続されている。トリガ信号１１０，１１１はリアルタイ
ム出力ポートの外部から入力され、リアルタイム出力ポ
ートのデータ出力タイミングを指定する信号である。

【００１６】出力ラッチ３０８への書き込み動作は従来
例と同じであるが、本発明では出力ラッチ３０８のアド
レスはリアルタイム出力ポート毎に異なるので、出力ラ
ッチライト信号が４本あり、従って１ｂｉｔ毎に書き込
むことができる。トリガ信号選択ラッチ１０６への書き
込みは、出力ラッチ３０８への書き込みと同様に、ＣＰ
Ｕ４０２が周辺バス３０１にトリガ信号選択ラッチ１０
６のアドレスと書き込むデータを出力しライト信号３１
８を‘１’にすることによって行う。トリガ信号選択ラ
ッチ１０６もリアルタイム出力ポート毎にアドレスが異
なるので、１ｂｉｔ毎に書き込むことができる。

【００１７】トリガ信号選択ラッチ１０６の内容が
‘１’であるときはトランスファ１０７からトリガ信号
１１０が出力され、ポートラッチ３０９のＣＫ入力とし
て機能する。また、トリガ信号選択ラッチ１０６の内容
が‘０’であるときはトランスファ１０８からトリガ信
号１１１が出力され、ポートラッチ３０９のＣＫ入力と
して機能する。トリガ信号選択ラッチ１０６は‘０’か
‘１’の２値しか保持できない為、トリガ信号１１０，
１１１のうちどちらかが必ず選択される事になる。次
に、本発明のリアルタイム出力ポートを用いたモータの
３相制御を、図２に示すタイミングチャートで説明す
る。図１における端子３１０，３１１，３１２をそれぞ
れ図６のモータ端子Ａ，Ｂ，Ｃに接続する。あらかじめ
メモリ４０３内に転送するデータ‘１００’‘０１０’
‘００１’を格納しておく。リアルタイム出力ポート１
０１，１０２，１０３内部のトリガ信号選択ラッチ１０
６にそれぞれ‘１’を書き込み、それぞれトリガ信号１
１０を選択する。ＣＰＵ４０２は格納しておいた最初の
データ‘１００’を読み出し、リアルタイム出力ポート
１０１，１０２，１０３の出力ラッチ３０８にそれぞれ
‘１’‘０’‘０’を書き込んでおく。トリガ信号１１
０が入力されると出力ラッチ３０８の内容がポートラッ
チ３０９に書き込まれ、端子３１０，３１１，３１２か
らそれぞれ‘１’‘０’‘０’が出力される。ＣＰＵ４
０２はトリガ信号１１０が入力された事を検出すると次
のデータ‘０１０’をメモリ４０３から読み出し、リア
ルタイム出力ポート１０１，１０２，１０３の出力ラッ
チ３０８にそれぞれ‘０’‘１’‘０’を書き込む。以
下同様にこれを繰り返して３本の端子から順次‘１０
０’‘０１０’‘００１’を出力しステッピングモータ
を制御する。

【００１８】余った端子３１３であるが、トリガ信号選
択ラッチ１０６を‘０’にしてトリガ信号１１１を選択
すれば、トリガ信号１１０を使用する他のｂｉｔとは別
の制御ができる。

【００１９】上述した実施例では端子３１０，３１１，
３１２をトリガ信号１１０で制御するようにしたが、３
相の制御を行う場合、３つの端子を１つのトリガ信号で
制御するように指定すれば端子およびトリガ信号の組み
合わせはどんなものでも構わない。また、リアルタイム
出力ポートを２本ずつ同じトリガ信号を選択すれば、２
相の制御を２組行うことができる。

【００２０】次に、本発明の他の実施例について説明す
る。

【００２１】図３は、本発明の他の実施例であるマイコ
ンのリアルタイム出力ポートの構成図である。

【００２２】図４は本発明の他の実施例の動作のタイミ
ングチャートである。なお図３において、従来例、前実
施例と同じ名称の信号、回路は同一の動作を行うので説
明を省略する。図３はリアルタイム出力ポートが８本あ
り、それぞれのリアルタイム出力ポートで選択できるト
リガ信号が３本ある場合の図である。

【００２３】リアルタイム出力ポート２０１，２０２，
２０３，２０４，２０５，２０６，２０７，２０８はそ
れぞれ同一の構成であるのでリアルタイム出力ポート２
０１について説明する。トリガ信号選択ラッチ２０９，
２１０はそれぞれ出力ラッチ３０８と同じ構成のラッチ
回路で、ＣＫに接続されたトリガ信号選択ラッチライト
信号が‘１’のとき、Ｄ入力に接続された周辺バス３０
１の値を保持し、Ｑから出力する。ＮＯＲ回路２１４は
トリガ信号選択ラッチ２０９，２１０のＱ出力が入力さ
れ、トリガ信号選択ラッチ２０９，２１０の内容が両方
とも‘０’であるときに‘１’を出力する回路である。
トランスファ２１１はそれぞれ前実施例の場合のトラン
スファ１０７と同様にゲート入力に接続されたＮＯＲ回
路２１４の出力が‘１’であるときにトリガ信号２２３
を出力する。トランスファ２１２，２１３も同様にトリ
ガ信号選択回路２１０，２０９のＱ出力がそれぞれ
‘１’のときにトリガ信号２２４，２２５を出力する。

【００２４】トリガ信号選択ラッチ２０９，２１０の内
容が両方とも‘０’であるときはＮＯＲ回路２１４の出
力が‘１’になり、トランスファ２１１からトリガ信号
２２３が出力され、ポートラッチ３０９のＣＫ入力とし
て機能する。トリガ信号選択ラッチ２０９の内容が
‘０’でトリガ信号選択ラッチ２１０の内容が‘１’で
あるときはトランスファ２１２からトリガ信号２２４が
出力され、ポートラッチ３０９のＣＫ入力として機能す
る。トリガ信号選択ラッチ２０９の内容が‘１’でトリ
ガ信号選択ラッチ２１０の内容が‘０’であるときはト
ランスファ２１３からトリガ信号２２５が出力され、ポ
ートラッチ３０９のＣＫ入力として機能する。トリガ信
号選択ラッチ２０９とトリガ信号選択ラッチ２１０の内
容が両方とも‘１’である時はトランスファ２１２，２
１３が同時にトリガ信号を出力してしまい、どちらかを
選択できなくなる為、本実施例では禁止事項とする。

【００２５】出力ラッチ３０８及びトリガ信号選択ラッ
チ２０９，２１０への書き込み動作は前実施例と同様で
ある。

【００２６】この実施例のリアルタイム出力ポートを用
いたモータの３相制御を図４のタイミングチャートから
説明する。端子３１０，３１１，３１２をそれぞれモー
タ端子Ａ，Ｂ，Ｃに接続する。あらかじめメモリ４０３
内に転送するデータ‘１００’‘０１０’‘００１’を
格納しておく。リアルタイム出力ポート２０１，２０
２，２０３内部のトリガ信号選択ラッチ２０９，２１０
にそれぞれ‘０’を書き込み、それぞれトリガ信号２２
３を選択する。ＣＰＵ４０２は格納しておいた最初のデ
ータ‘１００’を読み出し、リアルタイム出力ポート２
０１，２０２，２０３の出力ラッチ３０８にそれぞれ
‘１’‘０’‘０’を書き込んでおく。トリガ信号２２
３が入力されると出力ラッチ３０８の内容がポートラッ
チ３０９に書き込まれ、端子３１０，３１１，３１２か
らそれぞれ‘１’‘０’‘０’が出力される。ＣＰＵ４
０２はトリガ信号２２３が入力された事を検出すると次
のデータ‘０１０’をメモリ４０３から読み出し、リア
ルタイム出力ポート２０１，２０２，２０３の出力ラッ
チ３０８にそれぞれ‘０’‘１’‘０’を書き込む。以
下同様にこれを繰り返して３本の端子から順次‘１０
０’‘０１０’‘００１’を出力しステッピングモータ
を制御する。

【００２７】３相の制御だけではリアルタイム出力ポー
ト２０４，２０５，２０６，２０７，２０８が未使用で
ある。このうち任意の３本（例えばリアルタイム出力ポ
ート２０４，２０５，２０６）のリアルタイム出力ポー
トにトリガ信号２２４を選択させ、残りの２本（例えば
リアルタイム出力ポート２０７，２０８）にトリガ信号
２２５を選択させれば図４のように３相の制御が２組と
２相の制御を同時に行うことができる。上述した実施例
では端子３１０，３１１，３１２をトリガ信号２２３で
制御するようにしたが、３相の制御を行う場合、３つの
端子を１つのトリガ信号で制御するように指定すれば端
子およびトリガ信号の組み合わせはどんなものでも構わ
ない。

【００２８】また、８本のリアルタイム出力ポートを３
組にわける必要性はなく、制御される外部機器にあわせ
て、８本を１つのトリガ信号で制御したり２組の制御で
も良いわけである。

【００２９】

【発明の効果】以上説明したように本発明は、リアルタ
イム出力ポートから出力するデータの出力タイミングを
指定するトリガ信号を選択する事により、外部に接続す
る機器の制御に使用するリアルタイム出力ポートの端子
数を指定でき、残りの端子を他の目的に使用できる為、
ハードウェアの無駄を少なくし、応用分野が広いマイコ
ンを提供できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のマイコンのリアルタイム出
力ポートの構成図

【図２】本発明の一実施例のリアルタイム出力ポートの
動作を示すタイミングチャート

【図３】本発明の他の実施例のマイコンのリアルタイム
出力ポートの構成図

【図４】本発明の他の実施例のリアルタイム出力ポート
の動作を示すタイミングチャート

【図５】一般のマイクロコンピュータの構成図

【図６】３相制御ステッピングモータの構成図

【図７】１相励磁式３相制御のタイミング図

【図８】従来のマイコンリアルタイム出力ポートの構成
図

【図９】従来例の動作を示すタイミングチャート

【符号の説明】

１０１，１０２，１０３，１０４，２０１，２０２，２
０３，２０４，２０５，２０６，２０７，２０８ リ
アルタイム出力ポート １０５ リードライト制御回路 １０６，２０９，２１０ トリガ信号選択ラッチ １０７，１０８，２１１，２１２，２１３ トランス
ファ １０９ ＮＯＴ回路 １１０，１１１，２２３，２２４，２２５ トリガ信
号 ２１４ ＮＯＲ回路 ２１５，２１６，２１７，２１８，３１０，３１１，３
１２，３１３端子 ３０１ 周辺バス ３０３ 出力バッファ ３０８ 出力ラッチ ３０９ ポートラッチ ３１５ 出力ラッチライト信号 ３１６ 出力ラッチリード信号 ３１７ リード信号 ３１８ ライト信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プログラムまたはデータを記憶するメモ
   リと、プログラムに従い演算処理を実行するＣＰＵとを
   備えたマイクロコンピュータにおいて、複数の出力ラッ
   チと、該出力ラッチに保持された値が書き込まれる複数
   のポートラッチと、前記出力ラッチから該ポートラッチ
   へデータを書き込むタイミングを指定する複数のトリガ
   信号と、前記複数のポートラッチに保持されている値を
   マイクロコンピュータ外部に導出する出力制御回路と、
   前記ポートラッチの単数または複数の単位毎に複数のト
   リガ信号から１つのトリガ信号を選択するトリガ信号選
   択回路とを備えたことを特徴とするマイクロコンピュー
   タ。