JPH0557744B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１枚の半導体基板上にシヨツトキ・
バリアを形成する電極を複数個有し、それらの電
極が並列接続される半導体装置の製造方法に関す
る。

〔従来の技術〕

大容量のシヨツトキ・バリア・ダイオード（以
下SBDと記す）として１枚の半導体基板に複数
個のSBDを形成し、それらを並列接続したもの
が知られている。第２図ａ〜ｄはそのような半導
体装置の製造工程を示し、シリコン基板１を内部
の異なる導電形のガードリング層２と表面に被着
した酸化膜３によつて複数の領域に分割し（図
ａ）、全面にMo、Crなどのバリア金属層４を蒸
着し、さらにその上にAl、Ni、Au等の電極金属
層５を蒸着する（図ｂ）。次にフオトエツチング
により、バリア金属層４、電極金属層５を分割す
ることにより、小さな単位SBD領域の複数個が
形成される（図ｃ）。この単位SBDの各領域の特
性をチエツクする。その後全面に耐薬品性の高い
膜、例えばフオトレジスト膜を塗布したのち、特
性不良領域上にレジスト膜の窓を明け、不良領域
６の電極金属層５、バリア金属層４を除去する。
（図ｄ）。このようなシリコン基板１は、下面にも
電極金属層を被着して第３図に示すようにMoの
ようなシリコンに近似した熱膨脹係数をもつ金属
支持板７１，７２の間にはさみ、加圧接触させ
る。

〔発明が解決しようとする問題点〕

しかしこのような大容量のSBDのバリア金属
層４の上の電極金属層５は、加圧接触に耐えられ
るように10〜20μｍの厚さに付着する必要があ
る。そのため、分割する際のエツチングあるいは
不良領域６の電極層の除去の際のエツチングの時
間が長く、また不良単位領域除去後の工程でのシ
リコン基板１全体としての特性チエツクに時間が
かかる等の不都合があつた。

本発明の目的は、上述の不都合を除き、分割あ
るいは不良単位SBD領域除去のためのエツチン
グ時間が短く、またその後の基板全体の特性チエ
ツクを容易にできる半導体装置の製造方法を提供
することにある。

〔問題点を解決するための手段〕

上述の目的を達成するために、本発明は、第一
絶縁膜で分割された複数の露出領域を有する半導
体基板表面上に全面にシヨツトキ・バリア金属層
および第一電極金属層を重ねて被着したのち、両
金属層を第一絶縁膜上で複数の領域に分割し、分
割された各領域の特性をそれぞれ試験し、特性不
良が検知された領域の両金属層を除去してその領
域に第二絶縁膜を被着したのち、残つた第一電極
金属層および第二絶縁膜上全面を第二電極金属層
で被覆するものとする。

〔作用〕

電極金属層を２回に分けて被着することによ
り、第一電極金属層の厚さは薄くしても全体とし
て加圧接触に耐える厚さの電極層が得られ、各領
域の特性チエツク前の電極金属層の分割および不
良領域除去のためには第一電極金属層のみをエツ
チングすればよいのでエツチング時間が短くな
る。また、不良領域除去後の特性チエツクに全面
被覆の第二電極金属層を用いることができる。

〔実施例〕

第１図ａ〜ｅは本発明の一実施例の製造工程を
示し、第２図と共通の部分には同一の符号が付さ
れている。第１図ａ，ｂは第２図ａ，ｂと同様の
工程であるが、バリア金属層３の上に積層される
電極金属Al層４の厚さは5μｍ程度である。従つ
て、フオトエツチングでバリア金属層５、電極金
属層４を分割する第２図ｃと同様な第１図ｃの工
程に要する時間は短い。次いで、分割された各単
位SBD領域の特性チエツクを行つたのち、不良
領域の両金属層５，４をエツチングで除去する工
程を同様に従来より短い時間で行い、除去部に樹
脂などの絶縁膜８を塗布する（図ｄ）。これらの
上に全面にさらに第二の電極金属Al層９を10μｍ
程度の厚さに蒸着する（図ｅ）。これにより、複
数の単位SBDが並列接続されたSBD基板が両面
にそれぞれ一つの電極金属層を備えることにな
る。従つて、不良領域除去後の加圧接触させる前
の特性チエツクは、電極金属層９を用いて行うこ
とができ、従来ならば個々の電極層５ごとにチエ
ツクするか、加圧接触電極を用いなければならな
かつたのに比して著しく簡単になる。

最初に蒸着する電極金属層５は、バリア金属層
４との密着のため、また膜厚が薄いため細かな粒
子を蒸着する必要があるが、２回目に蒸着する電
極金属層９は、大きな粒子で蒸着できるため短時
間で蒸着を完了することができるという利点があ
る。

不良領域に塗布した絶縁膜８の上に電極Al層
９を被着したままで、第４図のようなMoなどの
支持板７１を加圧接触させると、圧力によりAl
が絶縁膜８に入りこみ、特性不良の原因となるこ
とがある。従つて不良領域上のAl層９は除去し
た方が信頼性は高くなる。絶縁膜８とAlとは一
般的に密着性が良くないので、その上のAl層９
は簡単にはがすことができる。

〔発明の効果〕

本発明によれば、半導体基板上のバリア金属層
に最初は薄い電極金属層を被着して複数の単位
SBD領域に分割し、その時点で不良領域を検知
してその領域の両金属層を除去して代わりに絶縁
膜を被着し、さらに全面を厚い金属層で覆つて加
圧接触に耐える厚さの電極層を形成することによ
り、分割および不良領域除去のためのエツチング
時間が短縮される。また、不良領域除去後の工程
での特性チエツクが全面被着電極を用いて基板全
体に一度でできるので、試験時間も短縮でき、全
体的な製造工程時間の短縮に極めて有効である。

【図面の簡単な説明】

第１図ａ〜ｅは本発明の一実施例の製造工程を
順次示す断面図、第２図ａ〜ｄは従来の製造工程
を順次示す断面図、第３図は第２図の工程による
基板の組立時の正面図、第４図は第１図の工程に
よる基板の組立時の正面図である。 １：シリコン基板、３：酸化膜、４：バリア金
属層、５：電極Al層、８：絶縁膜、９：第二電
極Al層。

Claims (1)

【特許請求の範囲】
1. １ 第一絶縁膜で分割された複数の露出領域を有
   する半導体基板表面上に全面にシヨツトキ・バリ
   ア金属層および第一電極金属層を重ねて被着した
   のち、両金属層を第一絶縁膜上で複数の領域に分
   割し、分割された各領域の特性をそれぞれ試験
   し、特性不良が検知された領域の両電極層を除去
   して該領域に第二絶縁膜を被着したのち、残つた
   第一電極金属層および第二絶縁膜上全面を第二電
   極金属層で被覆することを特徴とする半導体装置
   の製造方法。