KR970052887A - 홈 위에 다리를 갖는 반도체 장치의 제조방법 - Google Patents

홈 위에 다리를 갖는 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR970052887A
KR970052887A KR1019950052686A KR19950052686A KR970052887A KR 970052887 A KR970052887 A KR 970052887A KR 1019950052686 A KR1019950052686 A KR 1019950052686A KR 19950052686 A KR19950052686 A KR 19950052686A KR 970052887 A KR970052887 A KR 970052887A
Authority
KR
South Korea
Prior art keywords
metal pad
substrate
photoresist
etching
semiconductor device
Prior art date
Application number
KR1019950052686A
Other languages
English (en)
Other versions
KR0175444B1 (ko
Inventor
이상환
주관종
송민규
김홍만
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950052686A priority Critical patent/KR0175444B1/ko
Publication of KR970052887A publication Critical patent/KR970052887A/ko
Application granted granted Critical
Publication of KR0175444B1 publication Critical patent/KR0175444B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/67—Structure, shape, material or disposition of the connectors prior to the connecting process of a plurality of connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 웨이퍼상에 깊이가 수 내지 수백 미크론에 이르는 깊은 홈이나 분지 형태의 패턴이 있을 경우에 스핀 코팅에 의한 균일한 포토레지스트의 도포가 어려운 문제점을 해소하는데 그 목적이 있는 것으로, 깊은 홈이나 분지를 형성하기 위한 식각패턴을 형성한 단계에서 식각패턴 위에 내부 식성 물질로 이루어진 다리 형태의 뚜껑을 먼저 형성시키고 다리 측면과 상판에 형성된 적은 틈새를 통하여 깊은 홈이나 분지를 에칭하여, 에칭 이후에 다리가 홈이나 분지를 덮고 있게 함으로써 깊은 홈이나 분지로 인한 포토레지스트의 도포 작업시 포토레지스트의 불균일한 도포와 가장자리에서의 벗겨짐 현상등을 제거하는 이점이 있다.

Description

홈 위에 다리를 갖는 반도체 장치의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의해 제조된 홈위에 다리를 갖는 반도체 장치의 사시도.

Claims (21)

  1. 홈 위에 다리를 갖는 반도체 장치를 제조하는 방법에 있어서, 기판(21)의 양면에 식각방지층을 형성하고, 상기 기판의 앞면 식각방지층(22)위에서 장래에 형성될 상기 홈(5)이나 분지패턴 외곽의 소정의 위치에 금속패드(24)를 형성하는 제1단계; 홈(5)의 에칭시 상기 금속패드(24)가 에칭용액에 의해 부식되는 것을 방지할 목적으로 금속패드보호막(25)을 상기 기판(21)의 전면에 중착하고, 상기 기판(21)의 전면에 포토레지스트의 도포, 노광, 현상 등 일련의 사진전사공정을 통하여 상기 금속패드(24)의 가장자리로부터 소정 거리만큼 떨어진 중앙부위의 금속패드보호막(25)과 홈식각창(27) 부위의 금속패드 보호막(25)을 노출시키며, 건식식각 공정에 의해 상기 금속패드보호막(25)과 상기 식각방지층(22)을 차례로 에칭하여 다리 기초(26)와 홈식각창(27)을 동시에 형성하는 제2단계; 상기 기판(28)의 전면에 포토레지스트의 도포와, 노광 및 현상 등의 일련의 사진전사공정을 이용하여 상기 홈식각창(27) 주위에 배치된 다리기초(45)의 내측에 금속패드보호막(25)의 일측과 일정부분 겹치는 포토레지스트 구조체(40)를 형성하고, 전기도금보조층(42)을 기판의 전면에 중착하는 제3단계; 상기 전기도금보조층(42) 위에 전기도금을 할 때에 장래 다리(6)가 될 위치의 전기도금보조층(46) 위에서만 도금이 이루어지도록 하기 위하여, 포토레지스트(47)를 전면에 도포하여 기판(50)의 표면을 보호한 다음에, 노광, 현상 등의 사진전사 공정을 통하여 다리(6)가 형성될 부위의 포토레지스트를 제거하는 제4단계; 상기 기판(50)위에 금, 크롬과 같이 기판 에칭용액에 대해 내부식성을 갖는 물질을 소정의 두께로 전기도금하여 다리(51)를 형성시키고, 도금이 완료된 이후에 다리 하부(53) 및 기타 부위에 존재하는 포토레지스트(47)를 포토레지스트 제거제로 제거하는 제5단계; 및 상기 기판(57)을 등방성 에칭용액 중에 담그고, 상기 홈식각창(27)을 통해 노출된 상기 기판(57)을 에칭하여 홈(65)을 형성하고, 이어서 상기 반도체 기판(66)상에 추가적으로 필요한 제반공정들을 수행한 연후에 상기 다리(51)를 기판(66)으로부터 분리시키는 제6단계로 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 제1단계에서 식각방지층을 형성할 때, 열산화막법으로 실리콘산화막 또는 실리콘질화막으로 형성된 그룹에서 선택된 하나를 중착하므로 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 제1단계에서 식각방지층을 형성할 때, 저압 CVD법으로 실리콘산화막 또는 실리콘 질화막으로 형성된 그룹에서 선택된 하나를 중착하므로 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 상기 제1단계의 금속패드의 형성은 사진전사공정, 알루미늄의 중착 및 리프트-오프 공정을 통하여 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1항에 있어서, 상기 금속패드(24)의 구조를 2층 혹은 3층 이상의 다층 구조로 하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제1항에 있어서, 상기 금속패드는 웨이퍼의 표면과 직접 접촉되는 최하층 물질로서 실리콘산화막, 실리콘 질화막, 티타늄(Titanium), 또는 크롬(Cromium)으로 형성된 그룹에서 선택된 하나를 사용하고, 그 위에 선택적인 제거가 필요한 회생층으로서 알루미늄을 사용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제1항에 있어서, 상기 금속패드(24) 최외곽의 표면층으로서 금 또는 백금으로 형성된 그룹에서 선택된 하나를 사용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제1항에 있어서, 상기 제1단계에서, 상기 금속패드(24) 위에 형성될 다리(6)의 교각(橋脚)(11) 사이에 간격(9)을 제공하여 이를 통해 용액의 왕래가 자유롭게 하기 위하여, 상기 금속패드(24)들을 서로 연결되지 않는 섬(island) 구조로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제1항에 있어서, 상기 제1단계에서, 상기 금속패드(24)는 다리(6)면적을 줄이기 위하여 후속 공정에서 형성될 홈식각창(27)의 외곽에 형성하되 홈식각창(27)과 겹치지 않으면서도 최대한 그 가장자리에 가깝게 배치하는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제1항에 있어서, 상기 제2단계에서, 홈(5)의 에칭시 상기 금속패드(24)가 에칭용액에 의해 부식되는 것을 방지할 목적으로 금속패드보호막(25)을 상기 기판(21)의 양면에 중착하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제1항에 있어서, 상기 제2단계에서의 상기 금속패드보호막은 실리콘산화물 또는 실리콘질화물로 형성된 그룹에서 선택된 하나로써 중착되는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제1항에 있어서, 상기 제2단계에서, 상기 금속패드보호막과 상기 식각방지층을 습식식각공정에 의하여 에칭하는 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 제1항에 있어서, 상기 제2단게에서, 상기 기판의 에칭용액이 상기 그목패드(24)의 구성 금속들을 부식시키지 않는 경우에는, 상기 금속패드보호막 (25)이 형성을 생략하는 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 제1항에 있어서, 상기 제3단계에서 전기도금보조층은 진공증착 방법에 의해 기판의 전면에 중착되는 것을 특징으로 하는 반도체 장치의 제조방법.
  15. 제1항에 있어서, 상기 제3단계에서 전기도금보조층은 스퍼터링 방법에 의해 기판의 전면에 중착되는 것을 특징으로 하는 반도체 장치의 제조방법.
  16. 제1항에 있어서, 상기 제3단계의 전기도금 보조층(42)은 Au/Ti, Au/Ni/Ti과 같은 여러가지 종류의 금속층으로 구성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  17. 제1항에 있어서, 상기 제5단계에서 도금이 완료된 후 아세톤 용액으로 포토레지스트를 제거하는 것을 특징으로 하는 반도체 장치의 제조방법.
  18. 제1항에 있어서, 상기 제5단계에서 상기 다리(51)는 상기 포토레지스트 구조체(40) 위에 전기도금 보조층(42,46)을 사용하지 않고 직접 금속을 중착하고 리프트-오프하므로 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  19. 제1항에 있어서, 상기 제6단계에서 홈을 형성할 때 이방성 에칭용액에 담그는 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 제1항에 있어서, 상기 제6단계에서 상기 다리를 상기 기판으로부터 분리시키는 것은 먼저 다리(51)와 금속패드보호막(25)을 제외한 여타 부분을 사진전사공정을 통하여 포토레지스트(70)로 가리는 제1과정; 금속 패드보호막(25)을 습식 혹은 건식식각하여 제거하고, 이어서 금속패드(24) 혹은 금속패드(24)내 회생층을 습식에칭하여 제거하는 제2과정; 및 금속패드(24) 혹은 회생층을 모두 에칭하여 다리 (51)를 기판(66)으로부터 분리하는 제3과정으로 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  21. 제20항에 있어서, 상기 제2과정에서 에칭용액에 의해 금속패드(24) 이외의 금속이나 박막 물질의 부식이 우려될 경우에는 상기 금속패드보호막(25)의 제거시 사용된 포토레지스트(70)를 그대로 사용하거나 혹은 새로운 포토레지스트를 적용하여 다리(51) 이외 부분을 포토레지스트로 보호한 다음에 금속패드(24)를 제거하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052686A 1995-12-20 1995-12-20 홈 위에 다리를 갖는 반도체 장치의 제조방법 KR0175444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052686A KR0175444B1 (ko) 1995-12-20 1995-12-20 홈 위에 다리를 갖는 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052686A KR0175444B1 (ko) 1995-12-20 1995-12-20 홈 위에 다리를 갖는 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970052887A true KR970052887A (ko) 1997-07-29
KR0175444B1 KR0175444B1 (ko) 1999-04-01

Family

ID=19441862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052686A KR0175444B1 (ko) 1995-12-20 1995-12-20 홈 위에 다리를 갖는 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0175444B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101446348B1 (ko) * 2007-11-01 2014-10-02 엘지디스플레이 주식회사 인캡슐레이션 기판의 제조방법
KR20170000228U (ko) 2015-07-08 2017-01-18 강병우 영화 관람용 주변시야 가리개

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101446348B1 (ko) * 2007-11-01 2014-10-02 엘지디스플레이 주식회사 인캡슐레이션 기판의 제조방법
KR20170000228U (ko) 2015-07-08 2017-01-18 강병우 영화 관람용 주변시야 가리개

Also Published As

Publication number Publication date
KR0175444B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
US4266333A (en) Method of making a Schottky barrier field effect transistor
KR970052887A (ko) 홈 위에 다리를 갖는 반도체 장치의 제조방법
KR960029895A (ko) 엑스레이 리소그래피용 마스크 및 그의 제조방법
JPH08255835A (ja) 半導体素子のプラグ形成方法
JPS6376455A (ja) 半導体装置の製造方法
JPS60176231A (ja) 化合物半導体素子の電極の形成方法
TW411514B (en) Method of defining passivation pattern
JPS5950095B2 (ja) 半導体装置の製造方法
JPS5578549A (en) Semiconductor device
JPS6035515A (ja) 半導体装置の製造法
JP3132194B2 (ja) 半導体装置の製造方法
JP2000068231A5 (ko)
JPS63287037A (ja) 半導体装置の製造方法
KR100252757B1 (ko) 금속패턴 형성방법
JPS63175480A (ja) リセス型ｍｅｓｆｅｔの製造方法
JP2652126B2 (ja) 薄膜磁気ヘッドのコイル層製造方法
KR950019913A (ko) 금속배선층 형성방법
KR0185983B1 (ko) 반도체 장치의 금속배선 형성방법
JPS60154539A (ja) アルミ配線の形成方法
JPH02267967A (ja) 半導体素子の製造方法
JPS5984442A (ja) 半導体装置の製造方法
JPH0653922B2 (ja) 金属膜のパタ−ン化方法
KR950025937A (ko) 반도체 소자의 패드 형성방법
JPH02189936A (ja) 半導体装置の製造方法
JPH0557744B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091029

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee