KR0175444B1 - 홈 위에 다리를 갖는 반도체 장치의 제조방법 - Google Patents

홈 위에 다리를 갖는 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR0175444B1
KR0175444B1 KR1019950052686A KR19950052686A KR0175444B1 KR 0175444 B1 KR0175444 B1 KR 0175444B1 KR 1019950052686 A KR1019950052686 A KR 1019950052686A KR 19950052686 A KR19950052686 A KR 19950052686A KR 0175444 B1 KR0175444 B1 KR 0175444B1
Authority
KR
South Korea
Prior art keywords
substrate
metal pad
photoresist
etching
semiconductor device
Prior art date
Application number
KR1019950052686A
Other languages
English (en)
Other versions
KR970052887A (ko
Inventor
이상환
주관종
송민규
김홍만
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950052686A priority Critical patent/KR0175444B1/ko
Publication of KR970052887A publication Critical patent/KR970052887A/ko
Application granted granted Critical
Publication of KR0175444B1 publication Critical patent/KR0175444B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/67—Structure, shape, material or disposition of the connectors prior to the connecting process of a plurality of connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체웨이퍼상에 깊이가 수 내지 수백 미크론에 이르는 깊은 홈이나 분지 형태의 패턴이 있을 경우에 스핀코팅에 의한 균일한 포토레지스트의 도포가 어려운 문제점을 해소하는데 그 목적이 있는 것으로, 깊은 홈이나 분지를 형성하기 위한 식각 패턴을 형성한 단계에서 식각패턴 위에 내부식성 물질로 이루어진 다리 형태의 뚜껑을 먼저 형성시키고 다리 측면과 상판에 형성된 적은 틈새를 통하여 깊은 홈이라 분지를 에칭하여, 에칭 이후에 다리가 홈이나 분지를 덮고 있게 함으로써 깊은 홈이나 분지로 인한 포토레지스트의 도포 작업시 포토레지스트의 불균일한 도포와 가장자리에서의 벗겨짐 현상 등을 제거하는 이점이 있다.

Description

홈 위에 다리를 갖는 반도체 장치의 제조방법
제1도는 본 발명에 의해 제조된 홈위에 다리를 갖는 반도체 장치의 사시도.
제2a도 내지 제2j도는 본 발명에 따라 홈휘에 다리를 갖는 반도체 장치를 제조하는 과정을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판의 앞면 2, 21 : 기판
3, 22 : 식각방지층 5, 58 : 홈
6, 51 : 다리 7 : 본딩패트
8 : 금속패턴 9, 56 : 간격
10, 55 : 틈새 11, 54 : 교각
12, 24 : 금속패드 13, 57 : 다리상판
14 : 금속선 25, 52 : 금속패드 보호막
26 : 다리기초 27 : 홈식각창
30, 41 : 절개선 40 : 포토레지스트 구조체
42 : 전기도금보조층 47, 59 : 포토레지스트
53 : 다리하부
본 발명은 홈 위에 다리를 갖는 반도체 장치의 제조방법에 관한 것으로, 특히, 반도체 기판상에 스핀코팅법에 의한 포토레지스트의 도포 작업시 홈으로 인해 발생하는 도포된 포토레지스트 두께의 불균일 등을 방지하는 다리를 홈 위에 갖는 반도체 장치의 제조방법에 관한 것이다.
반도체 장치, 특히 실리콘 마이크로머신 혹은 광결합장치 등의 제조를 위해서는 실리콘웨이퍼 등의 반도에 기판 위에 깊이가 수 내지 수백 미크론에 이르는 홈이나 분지 등을 형성시켜야 하는 경우가 많다.
예로서 광결합장치용 실리콘 기판의 제조를 위해서는 두께가 125미크론인 단일모드 광섬유가 실리콘 기판에 실장될 수 있게 하기 위해서 깊이가 약 100미크론 그리고 폭이 120 내지 150 미크론에 이르는 V-자 형태의 홈(V-홈)이 실리콘기판에 형성된다.
실리콘기판에 V-홈 이나 분지의 형성을 위해서는 KOH + H2O 용액, EDP(ethylene diamine, pyrocatechol) + H2O 용액 등의 이방성(異方性) 실리콘에칭(etching) 용액이나 HF + HNO3+ CH3OOH(HNA) 등의 등방성(等方性) 실리콘에칭 용액 등이 사용된다.
실리콘 마이크로머신 혹은 광결합장치를 위한 실리콘기판은 V-홈 이나 넓은 분지 형태의 기계적가공 이외에 전기적인 연결이나 플립칩본딩용 금속패턴, 그리고 절연테 박막패턴의 형성 등을 필요로 한다.
반도체 웨이퍼 상에 상기와 같은 패턴의 형성을 위해서 보편적으로 사용되는 기술이 사진전사공정이다.
이는 웨이퍼 위에 통상 액체 상태의 포토레지스트 물질(특수한 경우에 고체 상태의 필름을 사용할 수도 있으나 액체에 비해 그 특성이 훨씬 떨어지므로 반도체 장치의 제조에서는 거의 사용되지 않는다)을 균일하게 도포하는 것으로부터, 마스크와의 정렬 및 노광, 현상, 그리고 박막의 식각 혹은 리프트-오프 등 일련의 공정으로 구성된다.
상기한 사진전사공정 중에서 포토레지스트를 웨이퍼 위에 균일하게 도포하는 것이 성공적인 사진전사공정을 위해서 가장 우선적으로 요구되는 사항이다.
포토레지스트가 웨이퍼 위에 균일하게 도포되지 않으면, 원하지 않는 부위의 포토레지스트가 현상 과정중에 벗겨지거나, 현상된 패턴의 크기가 포토레지스트의 두께에 따라 부위별로 서로 달라질 수 있다.
포토레지스트를 웨이퍼 위에 도포하는 방법중 가장 대표적으로 사용되는 것이 스핀코팅(spin coating)법이다.
이것은 액상의 포토레지스트 물질을 웨이퍼 위에 적량을 떨어뜨린 다음에, 웨이퍼를 고속으로 회전시킴으로써 액상의 포토레지스트가 웨이퍼의 전면에 도포되게 하는 방법이다.
이때, 포토레지스트 물질의 점도와 회전속도의 선택에 의해서 도포되는 레지스트의 두께를 선택할 수 있다.
포토레지스트의 스핀코팅법은 웨이퍼 내에서 도포된 레지스트의 두께 균일도가 우수하고 결함이 적어서 반도체 제조에서 가장 널리 사용되는 포토레지스트의 도포 방법이다.
스핀코팅 이외에 액체를 분사하는 방식의 스프레이법이나 롤러를 사용하는 롤러법 등이 있으나, 대구경의 디스플레이용 기판이나 PCB 기판 등 일부 특수한 용도로 사용될 뿐이다.
스핀코팅에 의한 포토레지스트의 도포는 웨이퍼의 표면 요철이 작은 경우에 도포 특성이 아주 우수한 방법이지만 표면에 깊은 홈이나 분지가 있는 경우에는 치명적인 결점을 갖게 된다.
왜냐하면, 웨이퍼의 표면에 깊은 홈이나 분지가 있는 경우에, 표면에 떨어뜨려진 레지스트는 먼저 홈 속에 고이게 되고, 그 다음에 웨이퍼가 고속으로 회전할 때에 포토레지스트는 회전 방향과 직각되는 방향으로 원심력을 받게 되므로 홈 속에 있던 많은 양의 포토레지스트가 원심력의 작용 방향으로 튀어나가면서 이들이 지나간 자리에 두께가 심하게 불균일한 자국을 남기게되며, 반대로 원심력의 작용방향과 반대편 홈의 가장자리 근처의 포토레지스트는 원심력의 작용으로 급속히 홈 속으로 빨려 들어가서 오히려 가장자리의 일부에 포토레지스트가 도포되지 않은 부위를 남기게 된다.
웨이퍼의 표면에 깊은 홈이나 분지가 있을 때 포토레지스트의 스핀코팅 시에 발생하는 포토레지스트 두께의 불균일성과 벗겨짐 현상은 스핀코팅 방식이 갖는 근본적인 문제이다.
따라서 상기한 문제를 근본적으로 제거하기 위해서는 깊은 홈이나 분지를 메꾸거나 그 위에 덮개를 씌워서 표면을 평탄하게 하는 것이 필요하다.
이러한 한 수단으로서 홈이 형성된 실리콘기판 위의 표면에 수 미크론 두께의 실리콘산화막을 가진 또 다른 실리콘웨이퍼를 접합 시키고, 접합된 실리콘웨이퍼 중에서 실리콘기판만을 선택적으로 에칭시켜 제거함으로써 홈 위에 실리콘산화막으로 된 덮개를 형성하는 방법이 있다.
그러나 이 방법은 또 다른 실리콘웨이퍼를 필요로 하여 제조 경비가 고가이고, 차후에 실리콘산화막 덮개를 제거하고자 할 때 사용되는 불산 등의 용액이 다른 목적으로 형성되어진 실리콘산화물, 실리콘질화물, 그리고 티타늄 등의 금속을 부식시키는 문제점을 가지고 있다.
따라서, 본 발명의 목적은 깊은 홈이나 분지를 에칭하기 위한 식각창 위에 기판의 에칭용액내에서 화학적으로 안정한 물질로 구성된 다리 형태의 덮개를 만들고, 다리 상판과 측면에 형성된 틈새를 통하여 홈이나 분지를 에칭하여, 홈이나 분지의 형성 이후에 발생하는 포토레지스트의 스핀코팅시의 상술한 문제점들을 효과적으로 제거할 수 있는 반도체 장치의 제조방법을 제공하는데 있다.
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 반도체 웨이퍼의 앞면과 뒷면에 식각방지층을 증착하고 식각방지층 상의 소정의 위치에 금속패드, 금속패드보호막, 및 홈식각창을 형성하는 제1단계; 상기 금속패드 위에 에칭용액 중에서 부식되지 않는 금속 혹은 기타 물질을 증착 혹은 도금하여 홈을 완전히 덮을 수 있는 다리를 만드는 제2단계; 다리가 완성된 이후에 다리 하부에 노출된 기판을 습식 에칭하여 홈을 형성하는 제3단계 ; 웨이퍼상에 형성하고자 하는 제반 소자의 제작에 필요한 공정을 수행하는 제4단계 ; 및 최종적으로 다리가 필요없을 경우에 금속패드보호막과 금속패드 중의 희생층을 차례로 제거하여 다리를 웨이퍼로부터 분리시키는 제5단계로 수행되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명에 의한 홈(5) 위에 다리(6)를 가진 반도체 장치의 구조를 도시한 사시도이다.
반도체 기판(2)의 앞면(1)과 뒷면에 형성된 식각방지층(3)은 홈(5)을 에칭할 때 홈 이외의 반도체 기판(2)의 식각을 방지한다.
다리(6)는 홈(5)이 형성된 이후에 반도체 기판(2) 위에 포토레지스트를 스핀코팅할 때에 포토레지스트 두께의 굴곡과 가장자리에서의 벗겨짐 현상을 방지하는 역할을 한다.
교각(11)은 서로 연결되어 있지 않고 간격(9)을 가지며 이는 홈(5)의 식각시 용액이 다리측면을 통해 전달될 수 있도록 하기 위한 것이다.
다리상판(13)은 틈새(10)를 가지고 있으며, 이는 홈(5)의 식각시 용액이 다리상판(13)의 틈새(10)를 통하여 홈(5)으로 전달되도록 하기 위한 것이다.
금속패드(12)는 다리(6)와 식각방지층(3)간의 접착력을 향상시키고, 이후 다리(6)를 반도체 기판(2)의 표면으로부터 제거하고자 할 때에 에칭되어져서 다리(6)를 표면으로부터 분리시키는 희생층의 역할을 한다.
금속패턴(8), 금속선(14), 그리고 본딩패드(7) 등은 다리(6) 및 홈(5)이 형성된 이후에 사진전사공정과 금속의 증착 및 리프트-오프 공정에 의해 반도체 기판(2) 상에 형성되는 것이다.
제2a도 내지 제2j도는 본 발명에 따른 반도체 장치의 제조방법의 각 과정을 도시한도면이다.
먼저 제2a도를 참조하여, 반도체 기판(21)의 양면에 열산화법 또는 저압 CVD법 등으로 실리콘산화막 혹은 실리콘질화막 등을 증착하여 식각방지층(22)을 형성한다.
이어서, 기판의 앞면 식각방지층(22)위에 포토레지스트의 도포, 노광, 현상, 등 일련의 사진전사공정과 알루미늄의 증착 및 리프트-오프 공정을 통하여 장래에 형성될 상기 제1도의 상기 홈(5)이나 분지패턴 외곽의 소정의 위치에 금속패드24)를 형성한다.
상기 금속패드(4)는 앞으로 형성될 상기 제1도의 교각(11)의 기초역할을 하는 것으로서, 웨이퍼표면의 식각방지층(22)과 좋은 접착력을 가져야 하며, 다리(6)가 형성된 이후에 홈(5)이나 분자의 형성을 위해서 용액내에서 기판(21)을 에칭할 때 용액에 의한 부식이 없어야 하고, 상기 제1도의 반도체 기판 표면(1)으로부터 다리(6)를 제거하고자 할 때 다리(6) 이외의 각종 금속층(7, 8, 14) 및 절연막(3)들을 손상시킴 없이 자신만이 제거되는 희생층의 역할을 하여야 한다.
단일종의 금속물질로서는 상기와 같은 금속패드(24)의 요구사항들을 모두 만족시키기 어려운 경우에는 종류가 다른 금속을 차례로 쌓은 다층막 구조로 하여도 무방하다.
그 예로서 웨이퍼의 표면과 직접 접촉되는 최하층 물질로서는 실리콘산화막 혹은 실리콘질화막 등과 접착력이 좋은 티타늄(Titanium) 혹은 크롬(Cromium)을 사용하고, 그 위에 선택적인 제거가 필요한 희생층으로서 알루미늄 등을 사용한다.
특히, 알루미늄은 포토레지스트 제거용액 등으로 티타늄 등 여타 금속이나 절연물질을 손상시킴 없이 선택적인 제거가 용이하다.
금속패드(24) 최상부의 표면층으로서는 하부 금속층의 산화를 방지하고, 기판 에칭용액에 대해 내부식성(耐腐蝕性)이 강한 금(金) 혹은 백금(白金)을 사용한다.
또한 상기 금속패드(24)들을 서로 연결되지 않는 섬(island) 구조로 형성함으로써 장래에 금속패드(24) 위에 형성될 상기 제1도의 다리(6)의 교각(橋脚)(11) 사이에 간격(9)을 제공하여 이를 통해 용액의 왕래가 자유롭게 될 수 있다.
이어서 제2b도를 참조하여, 상기 금속패드(24)가 홈(24)에칭용액에 의해 부식되는 것을 방지할 목적으로 실리콘산화물 혹은 질화물의 금속패드보호막(25)을 상기 기판(21)의 전면 혹은 양면에 증착하고 상기 기판(21)의 전면에 포토레지스트의 도포, 노광, 현상 등 일련의 사진전사공정을 통하여 상기 금속패드(24)의 가장자리로부터 소정 거리만큼 떨어진 중앙부위의 금속패드보호막(25)과 홈식각창(27)부의의 금속패드보호막(25)을 노출시킨 다음에 건식식각 혹은 습식식각 공정에 의해 상기 금속패드보호막(25)과 상기 식각방지층(22)을 차례로 에칭하여 금속패드와(24) 금속패드보호막(25)으로 구성된 다리기초(26)와 홈식각창(27)을 동시에 형성한다.
만약에 홈(5) 에칭용액이 상기 금속패드(24)의 구성 금속들을 부식시키지 않는 경우에는 상기 금속패드보호막(25)의 형성을 생략하여도 무방하다.
제2c도는 상기 제2a도 및 제2b도에서 형성되어진 다리기초(26)와 홈식각창(27)이 형성된 기판(21)의 평면도이다.
상기 다리기초(26)는 홈식각창(27)이 외곽에 형성하되 홈식각창(27)과 겹치지 않으면서도 최대한 그 가장자리에 가깝게 배치한다.
제2d도는 제2c도의 절개선(30)에 대한 단면도로서, 상기 다리기초(26)들은 서로 겹치지 않게 일정 거리를 갖도록 형성된다.
이이서 제2e도를 참조하여, 상기 기판(21)의 전면에 포토레지스트의 도포와, 노광 및 현상 등의 사진전사공정을 이용하여 상기 홈식각창(27) 주위에 배치된 다리기초(26)의 내측에 금속패드보호막(25)의 일측과 일정부분 겹치는 포토레지스트 구조체(40)를 형성한다.
이어서 전기도금보조층(42)을 진공증착, 스퍼트링 등의 방법으로 기판의 전면에 증착한다.
전기도음 보조층(42)은 전기적으로 면저항이 충분이 작아서 전기도금시 웨이퍼 전면에서 전위(electric potential)의 분포가 일정하도록 하고, 전기도금을 완료한 이후에 제거가 용이한 Au/Ti, Au/Ni/Ti 등 여러가지 종류의 금속층으로 구성될 수 있다.
이어서 제2f도를 참조하여, 장래 다리(6)가 될 위치의 전기도금보조층(42) 위에서만 도금이 이루어지도록 하기 위하여, 포토레지스트(47)를 전면에 도포한 다음에, 노광, 현상 등의 사진전사공정을 통하여 다리(6)가 형성될 부위의 포토레지스트를 제거한다.
이어서 제2g도를 참고하여, 상기 기판(21)위에 기판 에칭용액에 대해 내부식성을 갖는 금(gold)등의 물질을 소정의 두께로 전기도금하여 다리(51)를 형성시키고, 도금이 완료된 이후에 다리 하부(53) 및 기타 부위에 존재하는 포토레지스트(47)를 포토레지스트 제거제 혹은 아세톤 용액으로 제거한다.
다리(51)의 형성은 전기도금법 이외에 상기 포토레지스트 구조체(40) 위에 전기도금 보조층(42)을 사용하지 않고 직접 금속을 증착하고 리프트-오프하는 등의 방법으로도 형성되어질 수도 있다.
제2h도는 다리(51)를 위에서 내려다 본 평면도로서 다리상판(57)에 틈새(55)가 있는 것을 특징으로 한다.
틈새(55)는 상기 홈식각창(27)을 통하여 상기 기판(57)을 에칭 할 때에 다리하부(53)로 에칭용액이 원활하게 출입할 수 있도록 하기 위한 것이다.
상기 틈새(55)의 폭은 보통 수 내지 수십 미크론으로 설계할 수 있으나 그 폭과 간격 그리고 길이 등은 기판 에칭 용액과 다리 재질의 종류 그리고 차후에 사용하는 포토레지스트의 종류 등에 따라서 적절히 선택된다.
제2i도는 제2h도에서 절개선(41)을 따라 절단한 절개단면도이다.
다리(51)를 받치고 있는 교각(54)들은 상기 제2g도를 참조하여 에칭용액이 다리하부(53)의 홈식각창(27)까지 유통될 수 있을 정도의 일정 간격(56)을 가지고 있다.
다리(51)의 간격(56)들은 다리(51)의 측벽이 스핀코팅작업시 웨이퍼의 회전에 의한 원심력을 받는 정도에 따라서 각각 그 크기가 조정되거나 혹은 아예 간격(56)이 없는 하나의 일체형 교각으로도 형성할 수 있다.
이어서 제 2j도를 참고하여, 상기 기판(21)을 등방성 혹은 이방성 에칭용액 중에 담그고, 상기 제2g도의 상기 홈식각창을 통해 노출된 상기 기판(21)을 에칭하여 홈(58)을 형성한다.
이어서 상기 반도체 기판(21)상에 추가적으로 필요한 제반공정들을 수행한 연후에 상기 다리(51)를 기판(21)으로부터 분리시키기 위해서 먼저 다리(51)와 금속패드보호막(25)을 제외한 여타 부분을 사진전사공정을 통하여 포토레지스트(59)로 가린 다음에, 금속패드보호막(25)을 습식 혹은 건식식각하여 제거하고, 이어서 금속패드(24) 혹은 금속패드(24)내 희생층을 습식에칭하여 제거한다.
금속패드(24) 혹은 희생층이 모두 에칭되면 다리(51)는 기판(21)으로부터 분리되게 된다.
상기한 바와 같은 본 발명은, 반도체 기판상에 깊이가 수 내지 수백 미크론에 이르는 깊은 홈이나 분지 형태의 패턴이 있어서 스핀코팅에 의한 포토레지스트의 도포시에 발생하는 포토레지스트의 불균일한 도포와 홈이나 분지의 가장자리에서의 포토레지스트의 벗겨짐 현상들을 근본적으로 제거하는데 효과가 있다.

Claims (12)

  1. 홈 위에 다리를 갖는 반도체 장치를 제조하는 방법에 있어서, 기판(21)의 양면에 식각방지층(22)을 형성하고 상기 기판의 앞면 식각방지층(22) 위에 금속패드(24)를 형성하는 제1단계; 상기 기판(21)의 전면에 금속패드보호막(25)을 증착하고 이어서 포토레지스트의 도포, 노광, 현상 등의 일련의 사진전사공정과 금속패드보호막(25) 및 식각방지층(22)의 건식식각을 통하여 다리기초(26)와 홈식각창(27)을 동시에 형성하는 제2단계; 상기 기판(21)의 전면에 포토레지스트의 도포와, 노광 및 현상 등의 일련의 사진전사공정을 이용하여 상기 홈식각창(27) 주위에 배치된 다리기초(26)의 금속패드보호막(25)의 일측과 일정부분 겹치는 포토레지스트 구조체(40)를 형성하고, 전기도금보조층(42)을 기판의 전면에 증착하는 제3단계; 상기 전기도금보조층(42) 위에 포토레지스트(47)의 도포와 노광, 현상 등의 사진전사공정을 통하여 다리가 형성될 부위의 포토레지스트를 제거하는 제4단계; 상기 기판(21)위에 금(gold) 등의 기판 에칭용액에 대해 내부식성을 갖는 물질을 소정의 두께로 전기도금하여 다리(51)를 형성시키고, 도금이 완료된 이후에 다리 하부(53) 및 기타 부위에 존재하는 포토레지스트(47)를 포토레지스트 제거제로 제거하는 제5단계; 및 상기 기판(21)을 이방성 에칭용액 중에 담그고, 상기 홈식각창(27)을 통해 노출된 상기 기판(21)을 에칭하여 홈(58)을 형성하고, 이어서 상기 기판(21)상에 추가적으로 필요한 제반공정들을 수행한 연후에 상기 다리(51)를 기판(21)으로부터 분리시키는 제6단계로 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 제1단계에서 식각방지층을 형성할 때, 실리콘산화막 또는 실리콘질화막으로 형성된 그룹에서 선택된 하나를 증착하므로 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 제1단계의 금속패드(24)의 형성은 사진전사공정, 알루미늄의 증착 및 리프트-오프 공정을 통하여 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 상기 금속패드(24)의 구조를 2층 혹은 3층 이상의 다층 구조로 하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1항에 있어서, 상기 금속패드(24)는 웨이퍼의 표면과 직접 접촉되는 최하층물질로서 티타늄(Titanium) 또는 크롬(Cromium)으로 형성된 그룹에서 선택된 하나를 사용하고, 그 위에 선택적인 제거가 필요한 희생층으로서 알루미늄을 사용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제1항에 있어서, 상기 금속패드(24) 최외곽의 표면층으로서 금 또는 백금으로 형성된 그룹에서 선택된 하나를 사용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제1항에 있어서, 상기 제2단계에서, 상기 금속패드(24)가 홈 에칭용액에 의해 부식되는 것을 방지할 목적으로 금속패드보호막(25)을 상기 기판(21)의 양면에 증착하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제1항에 있어서, 상기 제2단계에서의 상기 금속패드보호막(25)은 실리콘산화물 또는 실리콘질화물로 형성된 그룹에서 선택된 하나로써 증착되는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제1항에 있어서, 상기 제3단계의 전기도금 보조층(42)은 Au/Ti, Au/Ni/Ti 과 같은 여러가지 종류의 금속층중 어느 하나 또는 이들의 복합물질로 이루어진 금속층으로 구성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제1항에 있어서, 상기 제5단계에서 상기 다리(51)는 상기 포토레지스트 구조체(40) 위에 전기도금 보조층(42)을 사용하지 않고 직접 금속을 증착하고 리프트-오프하므로 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제1항에 있어서, 상기 제6단계에서 홈을 형성할 때 이방성 에칭용액에 담그는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제1항에 있어서, 상기 제6단계에서 상기 다리(51)를 상기 기판(21)으로부터 분리시키는 것은 먼저 다리(51)와 금속패드보호막(25)을 제외한 여타 부분을 사진전사공정을 통하여 포토레지스트(59)로 가리는 제1과정; 금속패드보호막(25)을 습식 혹은 건식식각하여 제거하고, 이어서 금속패드(24) 혹은 금속패드(24)내 희생층을 습식에칭하여 제거하는 제2과정; 및 금속패드(24) 혹은 희생층을 모두 에칭하여 다리(51)를 기판(21)으로부터 분리하는 제3과정으로 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019950052686A 1995-12-20 1995-12-20 홈 위에 다리를 갖는 반도체 장치의 제조방법 KR0175444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052686A KR0175444B1 (ko) 1995-12-20 1995-12-20 홈 위에 다리를 갖는 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052686A KR0175444B1 (ko) 1995-12-20 1995-12-20 홈 위에 다리를 갖는 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970052887A KR970052887A (ko) 1997-07-29
KR0175444B1 true KR0175444B1 (ko) 1999-04-01

Family

ID=19441862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052686A KR0175444B1 (ko) 1995-12-20 1995-12-20 홈 위에 다리를 갖는 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0175444B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101446348B1 (ko) * 2007-11-01 2014-10-02 엘지디스플레이 주식회사 인캡슐레이션 기판의 제조방법
KR20170000228U (ko) 2015-07-08 2017-01-18 강병우 영화 관람용 주변시야 가리개

Also Published As

Publication number Publication date
KR970052887A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100614456B1 (ko) 디스플레이 기판 전극의 도전율을 향상시키는 방법
US5907791A (en) Method of making semiconductor devices by patterning a wafer having a non-planar surface
EP0139549B1 (fr) Procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré
KR0175444B1 (ko) 홈 위에 다리를 갖는 반도체 장치의 제조방법
GB2312073A (en) Method for manufacturing a liquid crystal display
KR100288150B1 (ko) 액정표시장치의 제조방법
RU2334304C2 (ru) Способ выборочного покрытия микрообработанной поверхности
KR0148610B1 (ko) 반도체 소자의 패턴 형성방법
KR0164087B1 (ko) 드라이 필림을 이용한 광결합장치의 제조방법
KR0144420B1 (ko) 리소그라피 공정방법
KR20000073515A (ko) 감광성 폴리이미드 패턴 형성방법 및 이를 이용한 반도체 소자의보호막 형성 방법
KR0148326B1 (ko) 반도체 소자의 제조방법
JP3463183B2 (ja) 静電誘導型半導体装置の製造方法
KR100252757B1 (ko) 금속패턴 형성방법
JP2004095930A (ja) 回路基板の製造方法及び回路基板
KR100398586B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0147995B1 (ko) 박막 헤드의 패터닝 방법
JPH02125422A (ja) 半導体装置の製造方法
JPS6232611A (ja) 自己整合型埋込み電極コンタクトの製造方法
JPS6226843A (ja) 電極金属配線パタ−ンの形成方法
KR940002942A (ko) 반도체 장치의 콘택 형성 방법
Tajadod et al. Electrophoretic Photoresist Application for High Topography Wafer Surfaces
KR20050123501A (ko) 배선 필름의 리드 패턴 형성 방법
KR950025937A (ko) 반도체 소자의 패드 형성방법
JPS6034042A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091029

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee