KR20000073515A - 감광성 폴리이미드 패턴 형성방법 및 이를 이용한 반도체 소자의보호막 형성 방법 - Google Patents

Abstract

감광성 폴리이미드의 패턴 형성방법 및 이를 이용한 반도체 소자의 보호막 형성방법이 개시된다. 기판 상에 패시베이션층 및 감광성 폴리이미드층을 형성한 후, 상기 폴리이미드층을 선택적으로 노광하고, 수회의 현상액 분배 공정, 침지 공정 및 세정 공정을 통해 노광된 폴리이미드층을 현상한 다음, 현상된 폴리이미드층을 큐어링하여 본딩 패드 영역 및 퓨즈 영역을 노출시키는 홀들을 갖는 폴리이미드 패턴을 형성한다. 소자를 보호하는 패시베이션층은 상기 폴리이미드 패턴을 마스크로 이용하여 식각되어 그 하부의 본딩 패드가 노출된다. 감광성 폴리이미드층의 노광시, 증가된 노광 에너지를 사용하고 수축에 대비하여 적절하게 사이징된 홀을 포함하는 폴리이미드 패턴을 형성함으로써, 정확한 형상을 갖는 홀을 포함하는 패턴을 형성할 수 있으며, 현상액 분배 공정, 침지 공정 및 세정 공정을 적어도 4회 이상 반복하여 수행함으로써, 폴리이미드 패턴이 수직에 가까운 경사를 갖도록 형성할 수 있으며, 폴리이미드 패턴 하부의 패시베이션층을 식각할 때 폴리이미드 패턴이 식각 마스크로서의 기능을 충분히 수행하여 소자의 보호막 형성공정을 단축할 수 있다.

Description

감광성 폴리이미드 패턴 형성방법 및 이를 이용한 반도체 소자의 보호막 형성 방법 {METHOD FOR FORMING PATTERN OF PHOTOSENSITIVE POLYIMIDE AND METHOD FOR FORMING PASSIVATION LAYER ON SEMICONDUCTOR DEVICE USING THE SAME}

본 발명은 반도체 소자의 패키징을 위한 폴리이미드 패턴의 형성방법 및 이을 이용한 반도체 소자의 보호막 형성방법에 관한 것으로, 보다 상세하게는 미세한 홀 패턴을 정확하게 형성하는 동시에 하부 패시베이션층의 식각시 효과적인 식각 마스크로서 기능할 수 있는 감광성 폴리이미드 패턴 형성방법 및 이를 이용한 반도체 소자의 보호막 형성방법에 관한 것이다.

일반적으로 반도체 소자가 형성된 기판 상에는 PSG(Phosphor Silicate Glass)로 이루어진 패시베이션층이 형성되어 소자를 화학약품에 의한 부식 등으로부터 보호하는 역할을 수행한다. 그러나, 플라스틱 칩 캐리어(chip carrier)와 같은 패키지로 밀봉되는 반도체 소자를 보호하기 위하여, PSG나 이와 유사한 물질로 이루어진 패시베이션층만을 기판 상에 적층할 경우에는 다음과 같은 몇 가지 문제가 발생한다.

먼저, 알루미늄과 같은 금속은 부식에 대해 상당히 민감하여 알루미늄으로 이루어진 패드(pad)나 그 연장부분이 화학약품에 노출되면 심하게 부식되기 때문에 패시베이션층만으로는 알루미늄과 같은 금속 본딩 패드(bonding pad)를 효과적으로 보호하지는 못하게 된다. 또한, 패시베이션층에 미세한 균열이 발생할 경우 외부로부터 수분이 침투하여 패시베이션층의 구성성분과 결합하여 예를 들면, 인산과 같은 부식성 화합물이 형성됨으로써, 패시베이션층 하부의 금속 라인(metal line), 특히 알루미늄 라인에 손상을 입히는 문제점이 있다.

이러한 문제점을 해결하기 위하여, 예를 들면, 미합중국특허 제4,733,289호(issued to Kazuhiro Tsurumaru) 및 제4,827,326호(issued to Leonard F. Altman et al.) 등에서는 본딩 패드가 형성된 기판 상에 폴리이미드(polyimide)나 금속을 적층하여 부가적인 패시베이션층 또는 버퍼층(buffer layer)으로 사용하는 방법을 제시하고 있다.

그러나, 상기 미합중국특허들에 있어서, 비감광성 폴리이미드를 패시베이션층 또는 버퍼층으로 사용하기 때문에, 폴리이미드층을 패터닝하기 위하여 폴리이미드층의 상부에 포토레지스트층을 도포한 다음, 사진식각(photolithography) 방법으로 상기 포토레지스트층과 그 하부의 폴리이미드층을 패터닝하게 되어, 소자의 보호막 형성에서 부가적인 공정이 요구되는 단점이 있었다.

이에 따라, 감광성 화합물을 포함하는 폴리이미드 레진을 사용하여 별도의 포토레지스트를 도포하지 않고 폴리이미드 버퍼층 자체를 사진식각 방법으로 패터닝하는 방법이 미합중국특허 제5,194,928호(issued to J. E. Cronin et al.) 및 제5,559,655호(issued to David D. Ngo) 등에 개시되어 있다.

도 1a 및 도 1b는 상기 미합중국특허 등에 개시된 폴리이미드 패턴 형성공정을 설명하기 위한 단면도들이다.

도 1a를 참조하면, 절연층(3), 본딩 패드(5)가 형성된 반도체 기판(1)의 상부에 PSG로 이루러진 패시베이션층(7)을 적층한 후, 상기 패시베이션층(7)을 패터닝하여 기판(1) 상부의 본딩 패드(5)를 노출시킨다. 이어서, 상기 패시베이션층(7) 및 본딩 패드(5)의 상부에 폴리이미드를 사용하여 버퍼층(9)을 적층한다. 버퍼층(9)은 스핀코팅(spin coating) 방법을 이용하여 약 12∼15㎛ 정도의 두께를 갖도록 형성된다.

도 1b를 참조하면, 상기 폴리이미드 버퍼층(9)을 대략 500mj/㎠ 정도의 에너지로 노광한 다음, 이를 현상하여 상기 기판(1)에 형성된 본딩 패드(5)가 노출되도록 폴리이미드 패턴을 형성한다. 계속하여, 상기 폴리이미드 패턴을 약 120℃의 온도에서 30분 정도 큐어링(curing)하여 폴리이미드 패턴을 완성한 후, 통상적인 공정에 따라 반도체 소자를 패키징한다.

그러나, 상술한 종래의 폴리이미드 패턴을 형성하는 방법에 있어서, 폴리이미드층이 약 12㎛의 두꺼운 두께로 도포되기 때문에, 약 90×90㎛ 정도의 사이즈를 갖는 본딩 패드 부분을 오프닝시키는 홀은 비교적 문제없이 형성되지만, 약 5×10㎛ 정도의 퓨즈 영역(fuse area) 오프닝을 위한 미세한 홀 패턴을 정확한 형상으로 폴리이미드층에 형성하기는 매우 어려운 문제가 발생한다.

이를 도면을 참조하여 설명하면 다음과 같다. 도 2a 및 도 2b는 종래의 폴리이미드 패턴 형성공정의 문제점을 설명하기 위한 도면들로서, 도 2a는 폴리이미드층을 현상한 상태를 나타내며, 도 2b는 현상된 폴리이미드층을 큐어링한 상태를 나타내는 도면이다.

도 2a를 참조하면, 폴리이미드 패턴을 형성하기 위하여, 패시베이션층(7) 및 패드(5)의 상부에 적층된 12∼15㎛의 두께를 갖는 폴리이미드층(9)을 약 500mj/㎠ 정도의 에너지로 노광한 다음, 노광된 폴리이미드층(9)을 현상하여 기판(1) 상부에 형성된 패드(5)가 노출되도록 폴리이미드 패턴을 형성한다. 이 때, 상기 폴리이미드 패턴은 패드(5)의 주변에서 완만한 경사(slope)를 가지게 된다.

도 2b를 참조하면, 상기와 같이 완만한 경사를 갖는 폴리이미드 패턴을 약 320℃의 온도에서 60분 동안 큐어링하면, 폴리이미드 패턴의 두께가 7∼9㎛로 줄어들면서 동시에 패턴의 경사부분이 패드(5)쪽으로부터 d 만큼 약 1㎛ 정도 수축하게 된다. 이러한 폴리이미드 패턴의 형성시에 있어서, 패드(5)는 90×90㎛의 비교적 큰 사이즈를 갖기 때문에 약 1㎛ 정도 패턴의 길이가 수축하더라도 패드(5) 부분은 크게 영향을 받지 않지만, 상대적으로 5×10㎛의 미세한 사이즈를 갖는 퓨즈 영역에서는 폴리이미드 패턴이 상술한 바와 같이 1㎛ 정도만 수축하여도 회로 배선은 심각한 영향을 받게 된다.

또한, 제조 공정을 단축하기 위하여, 패시베이션층(7)을 폴리이미드층(9)과 동시에 식각할 경우, 폴리이미드층(9)을 현상하고 큐어링하는 동안 폴리이미드 패턴에 테일(tail)이 남거나 스컴(scum)이 잔류하여 그 하부의 패시베이션층(7)을 플라즈마 에칭(plasma etching)하는 동안 폴리이미드 패턴이 식각 마스크로서 역할을 충분히 수행하지 못하는 문제점이 있었다.

따라서, 본 발명의 일 목적은 기판 상의 본딩 패드 영역 및 퓨즈 영역의 오프닝을 위한 폴리이미드 패턴 형성시, 정확한 형상의 미세한 홀을 갖는 패턴을 형성하고, 동시에 하부 패시베이션층의 식각시 효과적인 식각마스크로서 기능하여 제조 공정을 단축할 수 있는 감광성 폴리이미드 패턴의 형성방법을 제공하는 것이다.

본 발명의 다른 목적은 상술한 감광성 폴리이미드 패턴을 이용한 반도체 소자의 보호막 형성방법을 제공하는 것이다.

도 1a 및 도 1b는 종래의 폴리이미드 패턴 형성 공정을 설명하기 위한 단면도들이다.

도 2a 및 도 2b는 종래의 폴리이미드 패턴 형성 공정의 문제점을 설명하기 위한 단면도들이다.

도 3a 내지 도 3d는 본 발명에 따른 감광성 폴리이미드 패턴의 형성방법을 설명하기 위한 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명〉

30 : 기판 35 : 절연층

40 : 본딩 패드 45 : 패시베이션층

50 : 폴리이미드층 50a : 현상된 폴리이미드 패턴

50b : 큐어링된 폴리이미드 패턴

상술한 본 발명의 일 목적을 달성하기 위하여 본 발명에 따르면, 기판 상에 감광성 폴리이미드층을 형성한 후, 상기 폴리이미드층을 선택적으로 노광한 다음, 현상액 분배 공정, 침지 공정 및 세정 공정을 수회 반복적으로 수행하여 상기 노광된 폴리이미드층을 현상한 다음, 상기 폴리이미드층을 큐어링하여 감광성 폴리이미드 패턴을 형성한다.

바람직하게는, 상기 폴리이미드층을 노광하는 단계는 600∼700mj/㎠의 정상보다 과잉의 노광 에너지를 사용하여 수행되고, 상기 폴리이미드 패턴의 홀들은 각기 기판 상의 본딩 패드 영역 및 퓨즈 영역보다 1㎛ 작은 폭과 길이를 갖도록 형성되며, 상기 노광된 폴리이미드층을 현상하는 단계는, 현상액을 분배하는 공정, 상기 노광된 폴리이미드층을 침지시키는 공정 및 순수를 사용하여 세정하는 공정을 적어도 4회 이상 반복한 후, 최종적으로 순수를 사용하여 세정하는 공정 및 스핀 건조시키는 공정을 포함한다.

또한, 상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명에 의하면, 본딩 패드가 형성된 반도체 기판 상에 패시베이션층을 적층하고, 상기 패시베이션층 상에 감광성 폴리이미드층을 형성한 후, 상기 폴리이미드층을 선택적으로 노광하고, 현상액 분배 공정, 침지 공정 및 세정 공정을 수회 반복적으로 수행하여 상기 노광된 폴리이미드층을 현상한 다음, 상기 폴리이미드층을 큐어링하여 상기 본딩 패드 영역 및 상기 기판 상의 퓨즈 영역을 노출시키는 홀들을 갖는 폴리이미드 패턴을 형성하고, 이를 마스크로 이용하여 상기 패시베이션층을 식각함으로써, 반도체 소자를 보호하는 보호막을 형성한다.

본 발명에 따르면, 감광성 폴리이미드층의 노광시, 증가된 노광 에너지를 사용하고 수축에 대비하여 소정의 크기로 홀 패턴을 사이징함으로써, 폴리이미드층으로부터 정확한 형상을 갖는 미세한 홀을 포함하는 폴리이미드 패턴을 형성할 수 있다.

또한, 종래와 동일한 현상시간 동안 현상액 분배 공정, 침지 공정 및 세정 공정을 적어도 4회 이상 반복하여 수행함으로써, 폴리이미드 패턴이 수직에 가까운 경사를 갖도록 형성할 수 있으며, 폴리이미드 패턴 하부의 패시베이션층을 식각할 때 폴리이미드 패턴이 식각 마스크로서의 기능을 충분히 수행하기 때문에 종래와 같이 패시베이션층을 먼저 식각하는 공정이 요구되지 않으므로 소자의 보호막을 형성하는 공정을 단축할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 감광성 폴리이미드 패턴 형성방법을 상세하게 설명한다.

도 3a 내지 도 3d는 본 발명에 따른 감광성 폴리이미드 패턴 형성공정을 설명하기 위한 단면도들이다.

도 3a를 참조하면, 실리콘 웨이퍼인 기판(30) 상에 실리카로 구성된 절연층(35)을 적층한 후, 기판(30) 상의 소정 영역에 알루미늄과 같은 금속으로 이루어진 본딩 패드(40)를 형성한다. 이어서, 상기 본딩 패드(40)가 형성된 기판(30)의 상부에 질화물을 PECVD 방법으로 증착하거나 PSG를 LPCVD 방법으로 증착하여 패시베이션층(45)을 적층한다.

계속하여, 상기 패시베이션층(45)의 상부에 PAC(photoacid compound)과 같은 감광성 화합물을 포함하는 감광성 폴리이미드 레진을 스핀코팅 방법으로 적층하여 폴리이미드층(50)을 형성한다. 이 때, 상기 폴리이미드층(50)은 약 12∼15㎛ 정도의 두께를 갖도록 적층된다.

도 3b를 참조하면, 폴리이미드 패턴을 형성하기 위하여, 종래의 노광 조건에 비해 20% 이상 증가된 약 600∼700mj/㎠ 정도의 과잉노광(overexposure) 에너지를 사용하여 상기 폴리이미드층(50)을 선택적으로 노광시킨다.

이와 같이, 증가된 노광 에너지로 폴리이미드층(50)을 노광할 경우, 폴리이미드 레진에 포함된 감광성 화합물인 PAC의 acid화 반응이 최대에 가깝게 유도됨으로써, 후속하는 현상공정 동안 폴리이미드 레진 중 노광된 영역과 노광되지 않은 영역과의 용해도의 차이가 크게 증가되어 폴리이미드층(50)의 현상 후에, 본딩 패드(40) 주변 상의 폴리이미드 패턴의 경사가 거의 수직에 가깝도록 형성할 수 있다.

또한, 본 발명에서는 후속하는 폴리이미드 패턴의 큐어링 공정 동안 패턴의 주변부가 약 1㎛ 정도 수축되는 것을 대비하여, 폴리이미드 패턴을 형성하기 위한 레티클(reticle) 설계 시에 본딩 패드(40)를 노출시키는 홀 및 특히, 퓨즈 영역을 오프닝하는 홀의 폭과 길이가 내부 방향으로 약 1㎛ 정도 작아지도록 사이징한다. 즉, 90×90㎛의 사이즈를 갖는 본딩 패드(40) 및 약 5×10㎛의 사이즈를 갖는 퓨즈 영역의 오프닝을 위한 홀을 포함하는 패턴 설계 시에, 각기 약 89×89㎛ 및 4×9㎛ 정도의 사이즈를 갖는 홀들을 형성함으로써, 후속하는 폴리이미드 패턴의 큐어링 공정 동안 패턴의 주변부가 약 1㎛ 정도 수축되는 것에 대비할 수 있다.

계속하여, 상기 노광된 폴리이미드층(50)을 현상하여 폴리이미드 패턴(50a)을 형성한다. 종래의 폴리이미드층을 현상하는 단계에 있어서, 현상액을 분배(diepense)하는 공정, 노광된 폴리이미드층을 침지(immersion)시키는 공정, 순수(deionized water)로 세정하는 공정 및 스핀 건조시키는 공정에 따라 폴리이미드층을 현상하여 패턴을 형성한다.

그러나, 이러한 방법에 따를 경우, 노광된 폴리이미드층을 선택적으로 제거하기 위하여 침지시키는 시간이 길어질수록 폴리이미드층과 현상액의 반응 생성물이 증가하여, 현상된 폴리이미드 패턴에 테일이 남거나 스컴이 잔류하여 상술한 바와 같이, 퓨즈 영역을 오프닝하기 위한 미세한 홀을 갖는 패턴을 정확하게 형성하기 어려우며, 폴리이미드 패턴 하부의 패시베이션층을 에칭하는 동안 폴리이미드 패턴이 식각 마스크로서 역할을 충분히 수행하지 못하는 결점이 있었다.

이러한 문제점을 고려하여, 본 발명에서는 종래의 공정과 동일한 시간 동안 현상액을 분배하는 공정, 노광된 폴리이미드층을 선택적으로 제거하기 위하여 침지시키는 공정 및 순수로 세정하는 공정을 수회, 바람직하게는 4회 이상 반복한 다음, 최종적으로 순수를 사용하여 세정하는 공정 및 스핀 건조시키는 공정을 통하여 폴리이미드 패턴(50a)을 형성함으로써, 폴리이미드 패턴(50a)의 경사를 증가시켜 패턴(50a)이 수직에 가까운 경사를 갖게 된다.

즉, 종래의 현상 공정에 따른 현상액 분배 공정, 침지 공정 및 세정 공정 전체 소요 시간이, 예를 들어 약 360초 정도일 경우, 본 발명에서는 약 90초 동안 또는 이보다 짧은 시간 동안 현상액 분배 공정, 침지 공정 및 세정 공정을 1차로 수행한 다음, 이러한 공정들을 적어도 4회 이상 반복함으로써, 전체적으로는 종래의 경우와 동일한 시간 동안 현상 단계를 수행하게 된다.

상술한 바와 같이, 노광된 폴리이미드층(50)을 침지시키는 시간을 단축하여 폴리이미드와 현상액과의 반응 생성물을 수시로 제거함으로써, 현상액의 단위시간당 반응 속도를 향상시켜 폴리이미드 패턴(50a)이 수직한 경사를 갖도록 형성할 수 있다.

도 3c를 참조하면, 현상된 폴리이미드 패턴(50a)을 약 320℃ 정도의 온도에서 약 60분 동안 큐어링하여 폴리이미드 패턴(50b)을 완성한다. 이 때, 큐어링된 폴리이미드 패턴(50b)의 두께는 큐어링 전의 두께인 약 12∼15㎛로부터 약 7∼9㎛ 정도로 수축하는 동시에 본딩 패드(40) 영역 및 퓨즈 영역을 오프닝하기 위한 패턴(50b)의 경계선도 각기 1㎛ 정도씩 이동된다.

본 발명에서는 이러한 점을 고려하여 폴리이미드 패턴(50b)의 홀 디자인시 이미 큐어링된 폴리이미드 패턴(50b)의 홀들이 각기 본딩 패드 영역(40) 및 퓨즈 영역 보다 약 1㎛ 정도 작은 폭과 길이를 갖도록 사이징하였기 때문에, 큐어링으로 인하여 현상된 폴리이미드 패턴(50a)이 수축하더라도 퓨즈 영역 및 본딩 패드(40) 영역을 노출시키는 홀들이 정확한 형상을 갖도록 할 수 있다.

도 3d를 참조하면, 상술한 바와 같이, 정확한 형상을 갖는 동시에 테일 내지 스컴 등이 발생하지 않은 큐어링된 폴리이미드 패턴(50b)을 식각 마스크로 이용하여 그 하부의 패시베이션층(45)을 식각한다. 상기 패시베이션층(45)이 플라즈마 에칭 방법으로 식각되면, 패시베이션층(45) 하부의 본딩 패드(40)가 노출됨으로써, 소자의 보호막이 완성된다.

종래에는 패시베이션층의 상부에 형성된 폴리이미드 패턴이 식각 마스크로서의 기능을 수행하기 어려웠기 때문에, 본딩 패드의 상부에 적층된 패시베이션층을 먼저 식각하여 본딩 패드를 노출시킨 후, 노출된 본딩 패드 및 패시베이션층의 상부에 폴리이미드층을 적층한 다음, 상기 폴리이미드층을 패터닝하여 폴리이미드 패턴을 형성함으로써, 그 하부의 본딩 패드를 노출시켜 패키징을 대비하였다.

이에 비하여, 상술한 바와 같이 본 발명에 따르면, 본딩 패드(40) 상에 형성된 패시베이션층(45)을 식각않은 상태에서 패시베이션층(45)의 상부에 폴리이미드층(50)을 적층하고, 이를 패터닝하여 폴리이미드 패턴(50b)을 형성한 다음, 폴리이미드 패턴(50b)을 식각 마스크로 사용하여 상기 패시베이션층(45)을 식각하여 그 하부의 본딩 패드(40)를 노출시킴으로써, 후속하는 패키징 공정에 대비한다. 따라서, 본 발명의 폴리이미드 패턴의 형성방법에 따르면, 패시베이션층(45)을 식각하는 별도의 공정이 요구되지 않으므로 소자의 보호막 형성 공정을 단축할 수 있다. 그리고, 통상적인 반도체 제조 공정에 따라 반도체 소자를 패키징한다.

본 발명에 의하면, 감광성 폴리이미드층의 노광시 증가된 노광 에너지를 사용하고 패턴의 레티클 디자인시, 패턴의 수축에 대비하여 적절하게 홀 패턴을 사이징함으로써, 폴리이미드층으로부터 정확한 형상을 갖는 미세한 홀을 포함하는 패턴을 형성할 수 있다. 또한, 종래와 동일한 시간의 현상 단계 동안 현상액 분배 공정, 침지 공정 및 세정 공정을 적어도 4회 이상 반복하여 수행함으로써, 폴리이미드 패턴이 수직에 가까운 경사를 갖도록 형성할 수 있으며, 폴리이미드 패턴 하부의 패시베이션층을 식각할 때 폴리이미드 패턴이 식각 마스크로서의 기능을 충분히 수행하여 패시베이션층을 미리 식각할 필요가 없어지므로 소자의 보호막 형성 공정을 단축할 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

1. 반도체 기판 상에 감광성 폴리이미드층을 형성하는 단계;

   상기 폴리이미드층을 선택적으로 노광하는 단계;

   현상액 분배 공정, 침지 공정 및 세정 공정을 수회 반복적으로 수행하여 상기 노광된 폴리이미드층을 현상하는 단계; 그리고

   상기 현상된 폴리이미드층을 큐어링하여 폴리이미드 패턴을 형성하는 단계를 포함하는 감광성 폴리이미드 패턴 형성방법.
2. 제1항에 있어서, 상기 폴리이미드층을 선택적으로 노광하는 단계는 600∼700mj/㎠의 노광 에너지로 수행되며, 상기 폴리이미드 패턴에 형성된 홀들이 각기 상기 기판의 본딩 패드 영역 및 퓨즈 영역보다 1㎛ 작은 폭과 길이를 갖는 것을 특징으로 하는 감광성 폴리이미드 패턴 형성방법.
3. 제1항에 있어서, 상기 노광된 폴리이미드층을 현상하는 단계는, a) 현상액을 분배하는 공정, b) 상기 노광된 폴리이미드층을 침지시키는 공정 및 c) 순수를 사용하여 세정하는 공정을 적어도 4회 이상 반복한 후, 최종적으로 순수를 사용하여 세정하는 공정 및 스핀 건조시키는 공정을 구비하는 것을 특징으로 하는 감광성 폴리이미드 패턴 형성방법.
4. 본딩 패드가 형성된 반도체 기판 상에 패시베이션층을 형성하는 단계;

   상기 패시베이션층 상에 감광성 폴리이미드층을 형성하는 단계;

   상기 폴리이미드층을 선택적으로 노광하는 단계;

   현상액 분배 공정, 침지 공정 및 세정 공정을 수회 반복적으로 수행하여 상기 노광된 폴리이미드층을 현상하는 단계;

   상기 현상된 폴리이미드층을 큐어링하여 상기 본딩 패드 영역 및 상기 기판 상의 퓨즈 영역을 노출시키는 홀들을 갖는 폴리이미드 패턴을 형성하는 단계; 그리고

   상기 폴리이미드 패턴을 마스크로 이용하여 상기 패시베이션층을 식각하여 상기 본딩 패드 영역 및 상기 퓨즈 영역을 노출시키는 단계를 포함하는 반도체 소자의 보호막 형성방법.