KR100261182B1 - 반도체소자의 패턴형성방법 - Google Patents

반도체소자의 패턴형성방법 Download PDF

Info

Publication number
KR100261182B1
KR100261182B1 KR1019980004192A KR19980004192A KR100261182B1 KR 100261182 B1 KR100261182 B1 KR 100261182B1 KR 1019980004192 A KR1019980004192 A KR 1019980004192A KR 19980004192 A KR19980004192 A KR 19980004192A KR 100261182 B1 KR100261182 B1 KR 100261182B1
Authority
KR
South Korea
Prior art keywords
developer
material layer
polymer material
developing solution
semiconductor device
Prior art date
Application number
KR1019980004192A
Other languages
English (en)
Other versions
KR19990069747A (ko
Inventor
김은종
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980004192A priority Critical patent/KR100261182B1/ko
Publication of KR19990069747A publication Critical patent/KR19990069747A/ko
Application granted granted Critical
Publication of KR100261182B1 publication Critical patent/KR100261182B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

공정시간을 단축하고 잔여물이 남지 않도록 정확한 패턴을 형성할 수 있는 반도체소자의 패턴형성방법을 제공하기 위한 것이다. 이와 같은 목적을 달성하기 위한 반도체소자의 패턴형성방법은 웨이퍼상에 고분자물질층을 증착하는 공정과, 상기 고분자물질층상에 감광막을 도포하는 공정과, 상기 감광막의 소정영역에 노광영역을 형성하는 공정과, 상기 전면에 현상액을 1차 분사한 후에 상기 현상액으로 상기 감광막의 노광영역을 현상하고 상기 고분자물질층을 소정깊이 식각하는 공정과, 상기 잔여 현상액과 반응물을 제거하는 공정과, 상기 전면에 현상액을 2차 분사한 후에 상기 감광막을 마스크로 상기 고분자물질층을 식각하는 공정과, 상기 잔여 현상액을 세정하고 건조시키는 공정을 포함하는 것을 특징으로 한다.

Description

반도체소자의 패턴형성방법
본 발명은 반도체소자에 대한 것으로, 특히 감광막과 고분자물질층을 제거할 때 공정시간을 단축하고 식각잔여물이 남는 것을 방지할 수 있는 반도체소자의 패턴형성방법에 관한 것이다.
일반적으로 반도체 패키지전에 외부로 부터의 전기적 성분들로부터 반도체회로를 보호하기 위해 고분자물질층을 형성한다. 이때 고분자물질층에는 PIQ(Polyimide Isoindro Quindzoline)와 같은 물질을 사용하는데 이때 PIQ는 15㎛정도로 두껍게 증착하여 외부전하의 침투로 인해 반도체 회로가 손상되는 것을 최소화한다.
그리고 이와 같은 고분자물질층은 알칼리 성분의 현상액에 용해되는데, 고분자물질층을 증착하고 나서 와이어 본딩을 하기 위해 고분자물질층을 오픈하는 공정을 진행한다.
이하 첨부 도면을 참조하여 종래의 감광막과 고분자물질층을 현상액으로 패턴하기 위한 방법에 대하여 설명하면 다음과 같다.
도 1a와 도 1b는 종래 반도체소자의 패턴형성방법을 나타낸 공정단면도이고, 도 2는 종래 반도체소자의 감광막과 고분자물질층의 세정시간에 따른 현상액의 농도의 변화를 나타낸 그래프이다.
종래 반도체소자의 패턴형성방법은 도 1a에 도시한 바와 같이 웨이퍼(1)상에 고분자물질층(2)을 15㎛정도의 두께를 갖도록 증착하고, 상기 고분자물질층(2)상에 감광막(3)을 도포한 후에 소정영역에 노광된영역(4)을 형성한다.
다음에 도 1b에 도시한 바와 같이 현상액을 5초간 분사시킨다. 이후에 160초동안 차례로 노광된영역(4)은 현상하고 고분자물질층(2)을 식각한다. 다음에 70초 정도 세정공정을 통하여 잔여 현상액을 제거하고, 15초정도 회전방식으로 건조시킨다.
상기와 같이 현상액으로 감광막(3)과 고분자물질층(2)을 패터닝할 때의 현상액의 알칼리성분의 농도와 그의 패터닝상태를 설명하면 다음과 같다.
도 2에 도시한 바와 같이 현상액의 알칼리성분의 농도는 현상액을 분사시킨후에 감광막(3)의 노광된영역(4)을 현상하는 40초 동안 점진적으로 감소한다. 상기의 감광막(3)을 패터닝한 후에 노광된영역(4) 하부의 고분자물질층(2)을 식각하는 동안 현상액의 알칼리성분의 농도는 계속감소하여 고분자물질층(2)이 모두 식각되기 전에 현상액의 알칼리성분의 농도가 고분자물질층(2)을 용해할 수 있는 한계치이하로 떨어진다. 따라서 고분자물질층(2)의 하부가 용해되지 않고 남게되는 현상이 나타난다.
상기와 같은 종래 반도체소자의 패턴형성방법은 다음과 같은 문제가 있다.
감광막의 현상과 고분자물질층의 식각을 한꺼번에 진행하기 때문에 현상액의 알칼리성분의 농도는 감광막을 현상하는 동안 현저하게 묽어지고 이러한 상태에서 고분자물질층을 식각하기 때문에 고분자물질층의 식각속도가 늦어지고, 현상액의 알칼리성분의 농도가 낮아져서 고분자물질층이 완전히 식각되지 않고 남게되는 패턴불량이 발생하게 된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 공정시간을 단축하고 잔여물이 남지 않도록 정확한 패턴을 형성할 수 있는 반도체소자의 패턴형성방법을 제공하는 데 그 목적이 있다.
도 1a와 도 1b는 종래 반도체소자의 패턴형성방법을 나타낸 공정단면도
도 2는 종래 반도체소자의 감광막과 고분자물질의 시간에 따른 현상액의 알칼리성분의 농도 변화를 나타낸 그래프
도 3a와 도 3c는 본 발명 반도체소자의 패턴형성방법을 나타낸 공정단면도
도 4는 본 발명 반도체소자의 감광막과 고분자물질의 시간에 따른 현상액의 알칼리성분의 농도 변화를 나타낸 그래프
도면의 주요 부분에 대한 부호의 설명
21: 웨이퍼 22: 고분자물질층
23: 감광막 24: 노광된영역
상기와 같은 목적을 달성하기 위한 반도체소자의 패턴형성방법은 웨이퍼상에 고분자물질층을 증착하는 공정과, 상기 고분자물질층상에 감광막을 도포하는 공정과, 상기 감광막의 소정영역에 노광영역을 형성하는 공정과, 상기 전면에 현상액을 1차 분사한 후에 상기 현상액으로 상기 감광막의 노광영역을 현상하고 상기 고분자물질층을 소정깊이 식각하는 공정과, 상기 잔여 현상액과 반응물을 제거하는 공정과, 상기 전면에 현상액을 2차 분사한 후에 상기 감광막을 마스크로 상기 고분자물질층을 식각하는 공정과, 상기 잔여 현상액을 세정하고 건조시키는 공정을 포함하는 것을 특징으로 한다.
반도체 패키지전에 외부로 부터의 전기적 성분들로 부터 반도체 회로를 보호하기 위해 PIQ(Polyimide Isoindro Quindzoline)와 같은 고분자물질층을 증착한다. 그리고 고분자물질층을 증착한 후에 와이어 본딩을 하기 위해 패드를 오픈하는 공정을 진행한다.
본 발명은 고분자물질층이 상기와 같이 패드를 오픈하기 위한 패터닝공정을 할 때 현상액의 알칼리성분의 농도를 조절하는 방법에 관한 것이다.
이하, 첨부 도면을 참조하여 본 발명 반도체소자의 패턴형성방법에 대하여 설명하면 다음과 같다.
도 3a 내지 3c는 본 발명 반도체소자의 패턴형성방법을 나타낸 공정단면도이고, 도 4는 본 발명 반도체소자의 감광막과 고분자물질층의 시간에 따른 현상액의 농도의 변화를 나타낸 그래프이다.
먼저 본 발명 반도체소자의 패턴형성방법은 도 3a에 도시한 바와 같이 웨이퍼(21)상에 PIQ의 고분자물질층(22)을 15㎛정도의 두께로 증착한다. 이후에 상기 고분자물질층(22)상에 감광막(23)을 도포한다. 이후에 감광막(23)의 패드오픈할 영역에 선택적으로 노광된영역(24)을 형성한다.
다음에 도 3b에 도시한 바와 같이 상기 노광되지 않은 감광막(23)을 마스크로 이용하여 노광된영역(24)에 알칼리성분의 현상액을 5초간 1차 분사시킨다. 이후에 분사된 현상액으로 40초간 감광막(22)의 노광된영역(24)을 현상하고, 그 하부의 고분자물질층(22)을 소정깊이 식각한다.
이후에 도 3c에 도시한 바와 같이 반응하고 남은 현상액과 현상된 물질(반응물)을 5초간의 회전방식으로 제거한다. 그리고 알칼리성분의 현상액을 5초간 2차 분사시킨후에 감광막(23)을 마스크로 이용하여 고분자물질층(22)을 식각한다. 이때 고분자물질층(22)을 모두 용해시키는데 60초동안의 시간이 소요된다.
이후에 70초간 세정하고 15초간 회전방식으로 건조시킨다.
상기와 같은 패드오픈공정을 진행할 때 공정시간이 지남에 따라 현상액의 알칼리성분의 농도 변화에 대하여 설명하면 다음과 같다.
도 4에 도시한 바와 같이 감광막(23)(도 3a내지 도 3c참조)에 노광된영역(24)을 형성시킨 후에 현상액을 1차분사시킨 시점에서 고분자물질층(22)을 모두 식각하는 공정에는 총 110초의 시간이 소요된다.
여기서 현상액을 1차분사시킨후에 노광된영역(24)을 현상하고 고분자물질층(23)을 식각하는 공정을 진행하는데, 상기와 같은 공정이 진행됨에 따라 현상액의 알칼리성분의 농도가 점진적으로 감소한다. 이와 같이 현상액의 농도가 떨어질 때쯤에 회전방식으로 현상액과 반응물을 5초간 제거하면 현상액의 알칼리성분의 농도는 제로(0)이 되고, 이후에 5초간 알칼리성분의 현상액을 2차 분사하면 현상액의 알칼리성분의 농도가 1차분사시킨 시점 만큼 높아진다. 이후에 2차 분사된 현상액으로 고분자물질층(22)을 식각하면 현상액의 알칼리성분의 농도는 또다시 점진적으로 떨어지고, 고분자물질층(22)이 모두 식각되는 점에서는 현상액의 알칼리성분의 농도가 고분자물질층(22)을 식각할 수 있는 한계점에 이르게된다. 따라서 패드오픈영역의 고분자물질층(22)은 모두 제거된다. 고분자물질층(22)이 모두 식각된 후의 현상액의 알칼리성분의 농도는 고분자물질층(22)의 식각이 불가능하게 된다. 이후에 세정공정을 통하여 남은 현상액을 제거한다.
상기와 같은 본 발명 반도체소자의 패턴형성방법은 다음과 같은 효과가 있다.
첫째, 현상액을 두차례에 걸처서 분사시키므로 현상액의 알칼리성분의 농도를 높여서 고분자물질층의 식각속도를 증가시킬수 있으므로 패드오픈하기 위한 공정시간을 단축할 수 있다. 이에 따라서 생산성을 높일 수 있다.
둘째, 현상액을 두차례에 걸쳐서 분사시키므로써 현상액의 알칼리성분의 농도를 증가되고 이에 따라서 고분자물질층을 완전히 식각할 수 있다.

Claims (2)

  1. 웨이퍼상에 고분자물질층을 증착하는 공정과,
    상기 고분자물질층상에 감광막을 도포하는 공정과,
    상기 감광막의 소정영역에 노광영역을 형성하는 공정과,
    상기 전면에 현상액을 1차 분사한 후에 상기 현상액으로 상기 감광막의 노광영역을 현상하고 상기 고분자물질층을 소정깊이 식각하는 공정과,
    상기 잔여 현상액과 반응물을 제거하는 공정과,
    상기 전면에 현상액을 2차 분사한 후에 상기 감광막을 마스크로 상기 고분자물질층을 식각하는 공정과,
    상기 잔여 현상액을 세정하고 건조시키는 공정을 포함하는 것을 특징으로 하는 반도체소자의 패턴형성방법.
  2. 제 1 항에 있어서, 상기 현상액을 2차 분사하므로써 상기 감광막의 현상과 상기 고분자물질층의 식각이 가능하도록 상기 현상액의 알칼리성분의 농도를 조절하는 것을 특징으로 하는 반도체소자의 패턴형성방법.
KR1019980004192A 1998-02-12 1998-02-12 반도체소자의 패턴형성방법 KR100261182B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004192A KR100261182B1 (ko) 1998-02-12 1998-02-12 반도체소자의 패턴형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004192A KR100261182B1 (ko) 1998-02-12 1998-02-12 반도체소자의 패턴형성방법

Publications (2)

Publication Number Publication Date
KR19990069747A KR19990069747A (ko) 1999-09-06
KR100261182B1 true KR100261182B1 (ko) 2000-08-01

Family

ID=19532941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004192A KR100261182B1 (ko) 1998-02-12 1998-02-12 반도체소자의 패턴형성방법

Country Status (1)

Country Link
KR (1) KR100261182B1 (ko)

Also Published As

Publication number Publication date
KR19990069747A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
EP0794463B1 (en) Resist develop process having a post develop dispense step
US5656414A (en) Methods of forming tall, high-aspect ratio vias and trenches in photo-imageable materials, photoresist materials, and the like
US7090967B2 (en) Pattern transfer in device fabrication
KR100261182B1 (ko) 반도체소자의 패턴형성방법
KR100641538B1 (ko) 반도체 제조용 현상 방법
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
KR19990035265A (ko) 반도체 감광막의 현상방법
KR100395908B1 (ko) 반도체 소자의 얼라인먼트 키 제조방법
KR19980077751A (ko) 포토레지스트 패턴 형성 방법
JPS61184824A (ja) レジスト塗布方法およびレジスト塗布装置
KR910010257B1 (ko) 포토마스킹 공정
KR100441708B1 (ko) 포토리소그래피 공정에서의 현상방법
KR100358161B1 (ko) 반도체소자제조방법
JP2875556B2 (ja) 半導体素子の製造方法
JP2544478B2 (ja) ウエットエッチング方法
KR0144420B1 (ko) 리소그라피 공정방법
KR20000073515A (ko) 감광성 폴리이미드 패턴 형성방법 및 이를 이용한 반도체 소자의보호막 형성 방법
KR100702114B1 (ko) 노광공정에 의한 포토레지스트의 단차 해결방법
KR100607789B1 (ko) 포토리소그래피 공정의 노광 방법
KR100239435B1 (ko) 반도체 소자의 제조 방법
KR20010058601A (ko) 웨이퍼 가장자리의 막들림 방지 방법
KR19980055936A (ko) 감광막 패턴 형성방법
KR20050063334A (ko) 반도체 소자의 제조방법
KR19990027894A (ko) 웨이퍼의 스핀 회전수를 조절하는 포토레지스트 패턴 형성 방법
KR20020086127A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100325

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee