JPH0213936B2 - - Google Patents

Info

Publication number
JPH0213936B2
JPH0213936B2 JP58202054A JP20205483A JPH0213936B2 JP H0213936 B2 JPH0213936 B2 JP H0213936B2 JP 58202054 A JP58202054 A JP 58202054A JP 20205483 A JP20205483 A JP 20205483A JP H0213936 B2 JPH0213936 B2 JP H0213936B2
Authority
JP
Japan
Prior art keywords
semiconductor element
thin film
members
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58202054A
Other languages
English (en)
Other versions
JPS6092649A (ja
Inventor
Yoshihiro Hisa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58202054A priority Critical patent/JPS6092649A/ja
Publication of JPS6092649A publication Critical patent/JPS6092649A/ja
Publication of JPH0213936B2 publication Critical patent/JPH0213936B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、半導体装置に係り、特に水銀カド
ミウムテルライド結晶などの非常に脆弱で高価な
基板を有する半導体素子の電極パターンを他の物
体の表面に拡張した場合の、半導体素子から他の
物体への電極パターンの形成を容易にしたもので
ある。
〔従来技術〕
従来、この種の装置として第１図、第２図に示
すものがあつた。第１図において、１は水銀カド
ミウムテルライド結晶などの非常に脆弱で高価な
基板を有する半導体素子、２は電極配線で、この
電極配線２を絶縁性基板等の他の部材３上に拡張
したものであり、半導体素子１は他の部材３の上
に接着剤４により結合されたものである。
また、第２図においては、半導体素子１と他の
部材３とが接着剤４により同一平面状に結合さ
れ、その上に電極配線２が形成されたものであ
る。
第１図に示す従来の半導体装置は、写真製版技
術を用いるために、脆弱な水銀カドミウムテルラ
イド結晶からなる半導体素子１を10〜20μｍと薄
く研磨しなければならず、さらに、エツジをエツ
チング法およびラツピング法により丸みを持たせ
る必要があり、このプロセスは大変困難である。
また、段差がかなりあるために、写真製版が非常
に困難であるなどの欠点があつた。
また、第２図に示す従来の半導体装置では、接
着剤４の部分をラツピング等の方法により半導体
素子１および他の部材３と同一平面になるように
研磨する必要があり、プロセス中の工程が著しく
困難、かつ、増大するなどの欠点があつた。
〔発明の概要〕
この発明は、上記のような従来のものの欠点を
除去するためになされたもので、半導体素子と、
この半導体素子と接続される絶縁性基板等の他の
部材を接着剤を用いずに、半導体素子と他の部材
の一部を約1μｍ程度の厚みを持つ薄膜で覆い、
半導体素子の表面と絶縁性基板等の他の部材の表
面を同一平面にした後に、写真製版技術を用いて
半導体素子、他の部材の両者にまたがる電極パタ
ーンを形成するようにしたものである。
〔発明の実施例〕 第３図ａ，ｂはこの発明の一実施例を示す図
で、１〜３は第１図と同じものであり、５は前記
半導体素子１と他の部材３を接続する薄膜、６は
絶縁性基板であり、その上に半導体素子１および
他の部材３が間隙をおいて接着剤７により接着固
定される。
この製造方法について説明すると、まず、水銀
カドミウムテルライド結晶からなる半導体素子１
と、絶縁性基板等の他の部材３を接着剤７により
絶縁性基板６上に間隙をおいて貼り付ける。その
後、薄膜５を半導体素子１と他の部材３上にその
表面の一部を同時に覆うように載せる。この時、
薄膜５は半導体素子１、他の部材３上に密着させ
る必要がある。その方法として、薄膜５にレジス
トを使用した場合、100℃前後で約15分程アニー
ルすればよいことが分つた。その後、パターン形
成部分に金などの蒸着およびメツキを行い、エツ
チング法によりパターンを形成する。なお、薄膜
５に有機溶剤にある程度の抵抗力を持つネガ型の
レジストを使用するとよいことも分かつた。
また、薄膜５の形成方法としては、まず、平面
度が±1μｍ程度の高分子材料でできた薄い板を
用意する。その表面にネガレジストを1μｍ程度
の厚みになるように塗布した後、写真製版技術に
より必要な寸法にネガレジストをパターニングし
た。その後、有機溶剤により高分子材料でできた
薄い板を溶かすと、必要とする薄膜５を得ること
ができた。この場合、半導体素子１、他の部材３
のエツジ部分が少々荒れていても十分プロセスに
用いることができ、第１図に示す従来の構造を持
つ場合の接着剤４の研磨工程も必要ない。また、
写真製版を行う場合、半導体素子１および他の部
材３の上面の平面度が問題になるが、この発明の
方法を用いる場合の最大の段差は薄膜５の厚みで
約1μｍであるので、写真製版技術を用いること
が十分可能であり、第１図、第２図の構造の半導
体素子１に比べて大変有利である。
このように、この発明は、従来の半導体素子１
に比べてプロセスの簡便さから見ても、集積度の
点から見ても他に類を見ない優れた方法である。
なお、第３図ａ，ｂに示す実施例では、半導体
素子１、他の部材３の表面が同一平面上に形成さ
れているが、第４図ａ，ｂに示す実施例のよう
に、写真製版が可能な限り段差を持たせてもよ
い。また、第４図ｂに示すように、写真製版が可
能な限り、第３図の薄膜５に厚みを持たせて薄膜
８のような形状にしてもよい。つまり、半導体素
子１と他の部材３の表面の段差が写真製版工程が
可能な許容値内に入つていればよい。
このように、半導体素子１の電極パターンを絶
縁性基板等の他の部材３上にラツピング工程なし
に簡単に拡張できるようになると、半導体素子１
の基板が非常に脆弱なもの、例えば水銀カドミウ
ムテルライド結晶などのプロセスに大きく寄与す
る。なぜなら、これら水銀カドミウムテルライド
結晶上にボンデイングパツドを形成すると、ワイ
ヤボンデイング時の熱や圧力で水銀カドミウムテ
ルライド結晶が変質し、それは、直接的にはボン
デイングパツドのはがれにつながる。また、ワイ
ヤボンデイング時の衝撃は、実際の半導体素子１
としての活動部分に悪影響を与え、ひいてはデバ
イス性能の劣化につながる。これらを除くために
は、実際の活動部分とボンデイングパツドをある
程度離し、また、ボンデイングパツド面積を非常
に大きなものにしなければならない。水銀カドミ
ウムテルライド結晶は非常に高価であるため、そ
れを少しでも有効活用しようとする点からみる
と、ボンデイングパツド面積を大きくする上記従
来の解決策は、好ましいものとはいえない。
さらに、水銀カドミウムテルライド結晶を用い
た半導体素子１は現在、１次元アレイが実用化の
段階にあるが、その１次元アレイは、各半導体素
子１ごとにワイヤボンデイングを行い、他の回路
に接続しているのが現状である。よつて、１次元
アレイを製作するとき、ボンデイングパツドの存
在は無視できない。このような条件の下で、水銀
カドミウムテルライド結晶などの非常に脆弱な結
晶のプロセスを行うとき、ラツピング工程を全く
必要とせず、他の絶縁性基板等の他の部材３上に
ボンデイングパツドを形成できるこの発明は、そ
の効果を十分に発揮するものと思われる。
〔発明の効果〕
以上説明したように、この発明は、半導体素子
と他の部材とを絶縁性基板上に間隔をおき、か
つ、半導体素子と他の部材との両表面の段差が許
容値内に入るように接着し、前記両表面の一部間
を薄膜で接続するようにしたので、写真製版技術
を用いて同時に電極パターン形成ができるので、
従来のものに比べてプロセスが非常に簡便にな
り、集積度も非常によくなる。また、この種の半
導体装置では、低温に冷して用いることが多い
が、その場合従来の方法では、半導体素子と他の
部材との熱膨張係数の違いにより、半導体素子に
亀裂が生じることが頻繁に生じたが、この発明に
よれば、半導体素子と他の部材とが電極パターン
のみを介して供給されているので、半導体素子に
亀裂が生じることは全くなくなる等の極めて優れ
た利点が得られる。
【図面の簡単な説明】
第１図、第２図は従来の半導体装置を示す斜視
図、第３図ａ，ｂはこの発明の一実施例による半
導体装置を示す側面図および平面図、第４図ａ，
ｂはこの発明の他の実施例を示す半導体装置の側
面図である。 図中、１は半導体素子、２は電極配線、３は他
の部材、５，８は薄膜、６は絶縁性基板である。
なお、図中の同一符号は同一または相当部分を示
す。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体素子の電極パターンを他の部材の表面
    上に拡張させた構造の半導体装置において、前記
    半導体素子と他の部材とを絶縁性基板上に間隙を
    おき、かつ、前記半導体素子と他の部材との両表
    面の段差が許容値内に入るように接着し、前記両
    表面の一部間に前記間隙を覆う薄膜を固定して設
    け、前記半導体素子表面と他の部材の表面との間
    に前記薄膜を介して電極パターンを形成したこと
    を特徴とする半導体装置。
JP58202054A 1983-10-26 1983-10-26 半導体装置 Granted JPS6092649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58202054A JPS6092649A (ja) 1983-10-26 1983-10-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58202054A JPS6092649A (ja) 1983-10-26 1983-10-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS6092649A JPS6092649A (ja) 1985-05-24
JPH0213936B2 true JPH0213936B2 (ja) 1990-04-05

Family

ID=16451169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58202054A Granted JPS6092649A (ja) 1983-10-26 1983-10-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS6092649A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427349U (ja) * 1990-06-25 1992-03-04
JPH0439629U (ja) * 1990-07-31 1992-04-03

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427349U (ja) * 1990-06-25 1992-03-04
JPH0439629U (ja) * 1990-07-31 1992-04-03

Also Published As

Publication number Publication date
JPS6092649A (ja) 1985-05-24

Similar Documents

Publication Publication Date Title
KR100433781B1 (ko) 반도체장치의 제조방법
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
JPS5896760A (ja) 半導体装置の製法
JP3770631B2 (ja) 半導体装置の製造方法
JP4147187B2 (ja) 透過性基板上のカラー画像センサの製造方法
JPH0213936B2 (ja)
US4351101A (en) Semiconductor device processing for readily and reliably forming electrical interconnects to contact pads
JPH0758112A (ja) 半導体装置
JPS6114666B2 (ja)
JPS63308362A (ja) 高密度オプテイカル・デイテクタ・モザイク・アレイ・アセンブリおよびその製造方法
JPS611038A (ja) 半導体装置の製造方法
KR100513412B1 (ko) 지지체에접착된기판을구비하는반도체장치
JP2674411B2 (ja) 半導体装置の製造方法
JP3184987B2 (ja) 高周波半導体装置
JPH04240762A (ja) 積層型半導体装置の製造方法
JPS5814746B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS587073B2 (ja) カゴウブツハンドウタイソウチノセイサクホウ
KR100276657B1 (ko) 열영상 검출용 반도체 장치 및 그 제조방법
JPH0546708B2 (ja)
JPH01152731A (ja) 半導体装置の製造方法
JPH01209745A (ja) 半導体装置の製造方法
JPS6128212B2 (ja)
JPS61100981A (ja) 半導体装置の製造方法
JPH07147438A (ja) 磁電変換素子
JPH061778B2 (ja) 半導体装置およびその製造方法