JPS63308362A - 高密度オプテイカル・デイテクタ・モザイク・アレイ・アセンブリおよびその製造方法 - Google Patents
高密度オプテイカル・デイテクタ・モザイク・アレイ・アセンブリおよびその製造方法Info
- Publication number
- JPS63308362A JPS63308362A JP63047666A JP4766688A JPS63308362A JP S63308362 A JPS63308362 A JP S63308362A JP 63047666 A JP63047666 A JP 63047666A JP 4766688 A JP4766688 A JP 4766688A JP S63308362 A JPS63308362 A JP S63308362A
- Authority
- JP
- Japan
- Prior art keywords
- interconnect
- thin film
- detector
- mosaic
- detector mosaic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010409 thin film Substances 0.000 claims description 22
- 239000010408 film Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 238000001465 metallisation Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000005855 radiation Effects 0.000 description 5
- 238000003491 array Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- MCMSPRNYOJJPIZ-UHFFFAOYSA-N cadmium;mercury;tellurium Chemical compound [Cd]=[Te]=[Hg] MCMSPRNYOJJPIZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
- H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14875—Infrared CCD or CID imagers
- H01L27/14881—Infrared CCD or CID imagers of the hybrid type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、オプティカル会ディテクタに関し、更に詳細
には、赤外線検出システムにおいて使用される高密度オ
プティカル−ディテクタ・モザイク・アレイ・アセンブ
リおよびその製造方法に関する。
には、赤外線検出システムにおいて使用される高密度オ
プティカル−ディテクタ・モザイク・アレイ・アセンブ
リおよびその製造方法に関する。
オプティカル・ディテクタのエリヤ・アレイを製造する
周知の技術は、メタライズ・トレースを有する個々のア
ルミナ・ボードを重ねて層状にする必要があった。この
ような工程によシ製造された代表的なアレイは、４ミル
（４／１０００インチ、すなわち０．１０１６ミリ）の
センタに形成されたプレイになる。しかし、このような
試みは、２５ミクロン程度の非常に小さいディテクタに
は適していなかった。周知の技術を用い九場合、このよ
うな小さいディテクタのアレイの集積係数（フィル７ア
クタ）は低く、不適格なものであった。
周知の技術は、メタライズ・トレースを有する個々のア
ルミナ・ボードを重ねて層状にする必要があった。この
ような工程によシ製造された代表的なアレイは、４ミル
（４／１０００インチ、すなわち０．１０１６ミリ）の
センタに形成されたプレイになる。しかし、このような
試みは、２５ミクロン程度の非常に小さいディテクタに
は適していなかった。周知の技術を用い九場合、このよ
うな小さいディテクタのアレイの集積係数（フィル７ア
クタ）は低く、不適格なものであった。
本発明は、同じ基板上におけるハイブリッド薄膜および
厚膜との組合せを用いて、高密度の形態（小さいセルお
よび高集積係数）で小さいディテクタのエリヤ・アレイ
を実装する技術を提供する。
厚膜との組合せを用いて、高密度の形態（小さいセルお
よび高集積係数）で小さいディテクタのエリヤ・アレイ
を実装する技術を提供する。
本発明は高密度の小さい素子のオプティカル・ディテク
タ・モザイクに関する。ディテクタは、基板と、複数の
交互薄膜メタ２イズおよび絶縁層と、ディテクタをディ
テクタ・モザイクにボンディングする部材から成る。
タ・モザイクに関する。ディテクタは、基板と、複数の
交互薄膜メタ２イズおよび絶縁層と、ディテクタをディ
テクタ・モザイクにボンディングする部材から成る。
以下、添付の図面に基づいて、本発明の実施例に関し説
明する。
明する。
第１図は、高密度オプティカル・ディテクタ・モザイク
・アレイ・アセンブリの一実施例の焦点平面レイアウト
を示している。アセンブリは、ディテクタ・モザイク１
０、基板２０．複数の集積回路ディバイス３０（ここで
は、読み出しＩＣとも言う）、ｒｃ読み出しパッド４０
．交互に厚膜および薄膜の多層の相互接続パターン５０
から成っている。ディテクタ争モザイク１０は、たとえ
ば、赤外線のような輻射線を受けるように配置された、
小さなセルと高実装密度を有する構成のオプティカル・
ディテクタの行および列から成っている。このモザイク
の一部は、第１＆図によシ詳細に示されている。
・アレイ・アセンブリの一実施例の焦点平面レイアウト
を示している。アセンブリは、ディテクタ・モザイク１
０、基板２０．複数の集積回路ディバイス３０（ここで
は、読み出しＩＣとも言う）、ｒｃ読み出しパッド４０
．交互に厚膜および薄膜の多層の相互接続パターン５０
から成っている。ディテクタ争モザイク１０は、たとえ
ば、赤外線のような輻射線を受けるように配置された、
小さなセルと高実装密度を有する構成のオプティカル・
ディテクタの行および列から成っている。このモザイク
の一部は、第１＆図によシ詳細に示されている。
第１１図には、ディテクタ・モザイク１０の詳細が示さ
れている。モザイクは、ディテクタの表面に入射する輻
射線１６を受けるのに適したパターンの３行および列の
アレイに配置されたオプティカル・ディテクタ１４から
成っている。この表面は、“感応領域面”１２と呼称さ
れる同一面に配置されている。輻射線１６は、感応領域
面にあるディテクタ１４０表面に入射する。このような
オプティカル・ディテクタは、テルル化水銀カドミウム
（）ＩｇＣｄ）Ｔ・、または他の周知のオプティカル−
ディテクタ材料からできていることが望ましい。
れている。モザイクは、ディテクタの表面に入射する輻
射線１６を受けるのに適したパターンの３行および列の
アレイに配置されたオプティカル・ディテクタ１４から
成っている。この表面は、“感応領域面”１２と呼称さ
れる同一面に配置されている。輻射線１６は、感応領域
面にあるディテクタ１４０表面に入射する。このような
オプティカル・ディテクタは、テルル化水銀カドミウム
（）ＩｇＣｄ）Ｔ・、または他の周知のオプティカル−
ディテクタ材料からできていることが望ましい。
第１ｂ図は、第１ａ図の線１ｂ−１ｂに沿ったディテク
タ・モザイクの詳細な断面図を示している。
タ・モザイクの詳細な断面図を示している。
第１ｂ図は、ディテクタ１４のボンディング・パッド８
０への代表的なボンディング構造を示している。具体的
には、各ディテクタ１４は、インジウム・バンプ２３に
接続した接合部２２を有するディテクタの結晶領域２１
を含んでいる。インジウム・バンプ２３は、ボンディン
グ・パッド８０に結合し、パッドは、さらにメタライズ
・トレース１３に結合している。
０への代表的なボンディング構造を示している。具体的
には、各ディテクタ１４は、インジウム・バンプ２３に
接続した接合部２２を有するディテクタの結晶領域２１
を含んでいる。インジウム・バンプ２３は、ボンディン
グ・パッド８０に結合し、パッドは、さらにメタライズ
・トレース１３に結合している。
感応領域面１２は、多層厚膜／薄膜相互接続パターン５
０と支持基板のエツジによシ形成された面に平行である
。したがって、ディテクタの行および列からのメタライ
ズ・トレース（電気的なリードアウトととも呼称される
）１３は、感応領域面に対して垂直に出ている。本発明
では、リードアウトは層中に形成され、ディテクタの接
続部は、酸化アルミニウムの基板または同様の基板の一
端または側面にディテクタのボンディング拳パッド８０
から形成される。パターン５０内の各層ノ導電性金属ラ
インは、第１図に示すように、ディテクターボンディン
グ・パッド８０と集積回路の読み出しパッド４０との間
に形成され、かつ相互を接続している。このようなリー
ドアウトは、金／クロム、ニッケル、モリブデン、タン
グステン、または薄膜として被着され得る他の導電性金
属が望ましい。集積回路読み出しボンディング・パッド
は、ＣＣＤ Ｓまたは他の電気信号処理形式のものでも
よい。これらリードアウトおよびボンディング・パッド
は、以下に詳細に説明する。
０と支持基板のエツジによシ形成された面に平行である
。したがって、ディテクタの行および列からのメタライ
ズ・トレース（電気的なリードアウトととも呼称される
）１３は、感応領域面に対して垂直に出ている。本発明
では、リードアウトは層中に形成され、ディテクタの接
続部は、酸化アルミニウムの基板または同様の基板の一
端または側面にディテクタのボンディング拳パッド８０
から形成される。パターン５０内の各層ノ導電性金属ラ
インは、第１図に示すように、ディテクターボンディン
グ・パッド８０と集積回路の読み出しパッド４０との間
に形成され、かつ相互を接続している。このようなリー
ドアウトは、金／クロム、ニッケル、モリブデン、タン
グステン、または薄膜として被着され得る他の導電性金
属が望ましい。集積回路読み出しボンディング・パッド
は、ＣＣＤ Ｓまたは他の電気信号処理形式のものでも
よい。これらリードアウトおよびボンディング・パッド
は、以下に詳細に説明する。
第１図に関し、複数の集積回路ディバイス３０は、オプ
ティカル・ディテクタの分野において周知である増幅器
およびマルチプレクサを含む読み出し集積回路であるこ
とが望ましい。この回路は、ジャンパ線、または表面マ
ウンティングまたはフリップ・チップ・パンピングのよ
うな他の電気的接続手段によシ、ＩＣ読み出しパッド４
０に接続されている。
ティカル・ディテクタの分野において周知である増幅器
およびマルチプレクサを含む読み出し集積回路であるこ
とが望ましい。この回路は、ジャンパ線、または表面マ
ウンティングまたはフリップ・チップ・パンピングのよ
うな他の電気的接続手段によシ、ＩＣ読み出しパッド４
０に接続されている。
第２図は、第１薄膜相互接続層の例を示している。第１
薄膜メタライズ層５２は、基板２０上に直接的に被着さ
れ、かつ図示のように複数の相互接続ライン５４を形成
している。相互接続ラインは、そのエツジがアセンブリ
の第１エツジにおいてメタル・エツジＴＯの第１行を形
成するのに適し、かつ第１相互接続位置５６まで延びる
パターンを形成するように配置されている。この第１位
置５６には、各相互接続ライン５４に対するターミナル
・パッド５８が設けられている。メタル・エツジＴＯの
詳細状、第６図に示されている。
薄膜メタライズ層５２は、基板２０上に直接的に被着さ
れ、かつ図示のように複数の相互接続ライン５４を形成
している。相互接続ラインは、そのエツジがアセンブリ
の第１エツジにおいてメタル・エツジＴＯの第１行を形
成するのに適し、かつ第１相互接続位置５６まで延びる
パターンを形成するように配置されている。この第１位
置５６には、各相互接続ライン５４に対するターミナル
・パッド５８が設けられている。メタル・エツジＴＯの
詳細状、第６図に示されている。
第３図には、第１厚膜誘電体層６０が示されている。第
１厚膜誘電体層６０は、ターミナル・パッド５８だけを
露出させて残すように、薄膜相互接続ライン５４（図示
せず）上に被着されている。
１厚膜誘電体層６０は、ターミナル・パッド５８だけを
露出させて残すように、薄膜相互接続ライン５４（図示
せず）上に被着されている。
また、厚膜誘電体層６０は、ディテクタの幅に合う厚さ
を有していなければならない。この幅は、代表的には、
約２５ミクロンである。
を有していなければならない。この幅は、代表的には、
約２５ミクロンである。
第２図および第３図において述べたように、多くの薄膜
メタル層および厚膜誘電体層は、第１誘電体層上に被着
されるので、第１誘電体層のラッピングおよびポリッシ
ングまたはその一方をすると有利である。また、薄膜メ
タルの付着を強めるため、その表面を処理することは、
当業者には明白であろう。薄膜メタル層の被着、層への
線形成、厚膜誘電体層の被着、および厚膜層のラッピン
グおよびポリッシングの工程は、メタル・エツジ７０の
全組の行が、複数の集積回路ディバイスを相互接続する
のに適したパターンで被着された、相互接続位置におけ
る対応するＩＣ読み出しパッドとディテクタ・モザイク
・アレイに接続されるまで、モザイク・プレイの各行の
ディテクタ相互接続ライン（第６図）に対して繰返して
行なわれる。
メタル層および厚膜誘電体層は、第１誘電体層上に被着
されるので、第１誘電体層のラッピングおよびポリッシ
ングまたはその一方をすると有利である。また、薄膜メ
タルの付着を強めるため、その表面を処理することは、
当業者には明白であろう。薄膜メタル層の被着、層への
線形成、厚膜誘電体層の被着、および厚膜層のラッピン
グおよびポリッシングの工程は、メタル・エツジ７０の
全組の行が、複数の集積回路ディバイスを相互接続する
のに適したパターンで被着された、相互接続位置におけ
る対応するＩＣ読み出しパッドとディテクタ・モザイク
・アレイに接続されるまで、モザイク・プレイの各行の
ディテクタ相互接続ライン（第６図）に対して繰返して
行なわれる。
第４図は、アセンブリの最終厚膜誘電体層を示している
。最終厚膜誘電体層６２は、最後の厚膜メタライズ層が
被着され、かつ相互接続位置５６内のパッド５８（第２
図に示す）によシ示された全ての相互接続点が、モザイ
ク・ディテクタ・アレイに接続された後に、被着される
。
。最終厚膜誘電体層６２は、最後の厚膜メタライズ層が
被着され、かつ相互接続位置５６内のパッド５８（第２
図に示す）によシ示された全ての相互接続点が、モザイ
ク・ディテクタ・アレイに接続された後に、被着される
。
第５図は、ＩＣ読み出し相互接続パターンを示している
。全てのディテクタを、対応する相互接続点に接続する
のに十分な薄膜メタライズ層と厚膜誘電体層がある場合
、最終誘電体７４が被着され、かつＩＣ読み出しパッド
４０から成るＩＣ読み出し相互接続パターンが、相互接
続ライン５４（第２図に示す）上に被着される。
。全てのディテクタを、対応する相互接続点に接続する
のに十分な薄膜メタライズ層と厚膜誘電体層がある場合
、最終誘電体７４が被着され、かつＩＣ読み出しパッド
４０から成るＩＣ読み出し相互接続パターンが、相互接
続ライン５４（第２図に示す）上に被着される。
第６図は、相互接続ライン５４のエツジであるメタル・
エツジ７０のアレイを露出した、焦点平面基板のラッピ
ングされたエツジを示している。
エツジ７０のアレイを露出した、焦点平面基板のラッピ
ングされたエツジを示している。
ディテクタ・ボンディング・パッド８０ （ｊＩ７図に
示す）を形成するため、前述した層形成工程が完了した
後にディテクタ・リードが存在する荒いエツジ面７５は
、ラッピングおよびエツチングによシ平滑化され、それ
によシ金属エツジ７０のアレイを与え、その上にボンデ
ィング・パッドを被着する。第７図は、第６図に示され
た、前にラッピングされたエツジに被着されたディテク
タ・ボンディング・パッド８０を示している。ディテク
タ・モザイクを形成するディテクタは、インジウム・パ
ンピングのような周知の電気接続方法にょシボンデイン
グ・パッド８０に接続される。前述したディテクタ・モ
ザイクを形成する試みは、２５ミクロン程度の非常に小
さいディテクタに対して適してお〕、また小さいディテ
クタが限定されたモザイク形態内にある場合、１００％
の集積係数を与え得る。
示す）を形成するため、前述した層形成工程が完了した
後にディテクタ・リードが存在する荒いエツジ面７５は
、ラッピングおよびエツチングによシ平滑化され、それ
によシ金属エツジ７０のアレイを与え、その上にボンデ
ィング・パッドを被着する。第７図は、第６図に示され
た、前にラッピングされたエツジに被着されたディテク
タ・ボンディング・パッド８０を示している。ディテク
タ・モザイクを形成するディテクタは、インジウム・パ
ンピングのような周知の電気接続方法にょシボンデイン
グ・パッド８０に接続される。前述したディテクタ・モ
ザイクを形成する試みは、２５ミクロン程度の非常に小
さいディテクタに対して適してお〕、また小さいディテ
クタが限定されたモザイク形態内にある場合、１００％
の集積係数を与え得る。
以上のように本発明の実施例について述べてきたが、本
発明は、本発明の思想の範囲内において様々に改変し得
ることは、当業者には明白であろう。
発明は、本発明の思想の範囲内において様々に改変し得
ることは、当業者には明白であろう。
第１図は高密度オプティカル・ディテクタ・モザイク・
アレイ・アセンブリの一実施例の焦点平面レイアウトを
示す図、第１ａ図は第１図の線１ａ＝１ｍ に沿った
ディテクタ・モザイク・アレイ１０の詳細な図、第１ｂ
図は第１ａ図の線１ｂ−１ｂに沿ったディテクタ・モザ
イクの断面図、第２図は薄膜メタライズ相互接続層を示
す図、第３図は厚膜誘電体層を示す図、第４図は複数の
集積回路ディバイスと相互接続するのに適したパターン
における、最終厚膜誘電体層と複数の相互接続位置のパ
ターンとを示す図、第５図は本発明の集積回路読み出し
相互接続パターンを示す図、第６図はディテクタ相互接
続ラインの露出エツジを示した本発明の焦点平面基板の
ラッピングされたエツジを示す図、第７図は焦点平面基
板のラッピングされたエツジ上に被着されたディテクタ
ーボンディング書ハツトを示す図である。 １０・・・・ディテクタ・モザイク、１３・ｅ・・メタ
ライズ会トレース、１４ｅ・・・オプティカル・ディテ
クタ、１６・Φ・・輻射線、２゜・・−・基板、２２・
・嗜・接合部、２３・・・―インジウムーバンプ、３０
・・・・集積回路ディバイス、５０１１・・・相互接続
パターン、５２・の・・第１薄膜メタライズ層、５８ｅ
・・・ターミナル・パッド、６０＠−・・第１厚膜誘電
体層、６２・・・・最終厚膜誘電体層、Ｔｏ・・・−メ
タル会エツジ、８０・・・・ボンディングｅパッド。 特許出願人 ハネウェル・インコーボレーテッド復代
理人 山 用政樹 （ほか２名） ｈ’ｇ、５ Ｒｇ、 ５
アレイ・アセンブリの一実施例の焦点平面レイアウトを
示す図、第１ａ図は第１図の線１ａ＝１ｍ に沿った
ディテクタ・モザイク・アレイ１０の詳細な図、第１ｂ
図は第１ａ図の線１ｂ−１ｂに沿ったディテクタ・モザ
イクの断面図、第２図は薄膜メタライズ相互接続層を示
す図、第３図は厚膜誘電体層を示す図、第４図は複数の
集積回路ディバイスと相互接続するのに適したパターン
における、最終厚膜誘電体層と複数の相互接続位置のパ
ターンとを示す図、第５図は本発明の集積回路読み出し
相互接続パターンを示す図、第６図はディテクタ相互接
続ラインの露出エツジを示した本発明の焦点平面基板の
ラッピングされたエツジを示す図、第７図は焦点平面基
板のラッピングされたエツジ上に被着されたディテクタ
ーボンディング書ハツトを示す図である。 １０・・・・ディテクタ・モザイク、１３・ｅ・・メタ
ライズ会トレース、１４ｅ・・・オプティカル・ディテ
クタ、１６・Φ・・輻射線、２゜・・−・基板、２２・
・嗜・接合部、２３・・・―インジウムーバンプ、３０
・・・・集積回路ディバイス、５０１１・・・相互接続
パターン、５２・の・・第１薄膜メタライズ層、５８ｅ
・・・ターミナル・パッド、６０＠−・・第１厚膜誘電
体層、６２・・・・最終厚膜誘電体層、Ｔｏ・・・−メ
タル会エツジ、８０・・・・ボンディングｅパッド。 特許出願人 ハネウェル・インコーボレーテッド復代
理人 山 用政樹 （ほか２名） ｈ’ｇ、５ Ｒｇ、 ５
Claims (2)
- （１）複数の集積回路ディバイスを相互接続するのに適
したパターンのＩＣ読み出しパッドから成る複数の相互
接続位置を有する高密度オプティカル・ディテクタ、モ
ザイク・アレイ・アセンブリにおいて、 Ａ、基板と、 Ｂ、複数の厚膜誘電体層と交互に配置された複数の薄膜
メタライズ層にして、第１薄膜層は、基板上に直接的に
被着され、かつアセンブリの第１エッジにおいてディテ
クタ・モザイク相互接続ラインの第１行を形成するのに
適したパターンで配置された複数の相互接続ラインを形
成するよう線形成され、上記薄膜層は、各相互接続ライ
ンにターミナル・パッドが設けられる相互接続位置まで
延び、第１厚膜誘電体層は、ターミナル・パッドだけが
露出して残されるように、薄膜相互接続ライン上に被着
され、厚膜層および薄膜層の交互に配置された各層は、
複数の相互接続位置において集積回路ディバイスと相互
接続するのに適した完成した相互接続パターンを形成す
るため、およびアセンブリの第１エッジにおいてディテ
クタ・モザイク相互接続ラインを形成する複数のディテ
クタの行を形成するため、同じように配置される、複数
の薄膜メタライズ層と、 Ｃ、ディテクタ・モザイクにディテクタをボンディング
する部材と、 から成ることを特徴とする高密度オプティカル・ディテ
クタ・モザイク・アレイ・アセンブリ。 - （２）複数の集積回路ディバイスを相互接続するのに適
したパターンのＩＣ読み出しパッドから成る複数の相互
接続位置を有する高密度オプティカル・ディテクタ・モ
ザイク・アレイ・アセンブリの製造方法において、 複数の厚膜誘電体層と交互に配置される複数の薄膜メタ
ライズ層を被着する工程にして、第１薄膜層は、基板に
直接的に被着され、アセンブリの第１エッジにおいてデ
ィテクタ・モザイクの第１行を形成するのに適したパタ
ーンに配置された複数の相互接続ラインを形成するよう
線形成され、かつ相互接続位置まで延びている、複数の
薄膜メタライズ層を被着する工程と、 相互接続位置において各ディテクタ相互接続ラインに対
してターミナル・パッドを設ける工程と、ターミナル・
パッドだけが露出して残されるように、薄膜相互接続ラ
イン上に第１厚膜誘電体層を被着する工程と、 アセンブリの第１エッジにおいてディテクタ・モザイク
相互接続ラインを形成する複数のディテクタの行と、集
積回路ディバイスを相互接続するのに適した完成した相
互接続パターンとを形成するため、厚膜および薄膜層を
同じように交互に配置する工程と、 ディテクタ・モザイクにディテクタをボンディングする
部材を被着する工程と、 から成ることを特徴とする高密度オプティカル・ディテ
クタ・モザイク・アレイ・アセンブリの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/020,618 US4807000A (en) | 1987-03-02 | 1987-03-02 | High density small element optical mosaic detector |
| US020618 | 1987-03-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63308362A true JPS63308362A (ja) | 1988-12-15 |
Family
ID=21799636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63047666A Pending JPS63308362A (ja) | 1987-03-02 | 1988-03-02 | 高密度オプテイカル・デイテクタ・モザイク・アレイ・アセンブリおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4807000A (ja) |
| EP (1) | EP0281026A3 (ja) |
| JP (1) | JPS63308362A (ja) |
| IL (1) | IL85322A0 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043582A (en) * | 1985-12-11 | 1991-08-27 | General Imagining Corporation | X-ray imaging system and solid state detector therefor |
| US5110299A (en) * | 1990-02-28 | 1992-05-05 | Hughes Aircraft Company | High density interconnect |
| GB2305096B (en) * | 1995-08-29 | 1997-09-10 | Simage Oy | Imaging system and method |
| DE19933472A1 (de) * | 1999-07-20 | 2001-02-01 | Daimler Chrysler Ag | Netzwerk zur Signalverarbeitung, insbesondere zur Bilddatenverarbeitung, und Bildaufnahmesystem |
| US10233578B2 (en) | 2016-03-17 | 2019-03-19 | Card-Monroe Corp. | Tufting machine and method of tufting |
| CN110361096B (zh) * | 2019-06-26 | 2021-08-31 | 上海集成电路研发中心有限公司 | 一种高填充因子的红外探测器结构 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4093957A (en) * | 1976-07-15 | 1978-06-06 | The United States Of America As Represented By The Secretary Of The Army | SOS extrinsic infrared detector and read-out device |
| JPS5937448B2 (ja) * | 1977-07-20 | 1984-09-10 | 富士通株式会社 | 室温動作形赤外線検知器 |
| US4286278A (en) * | 1977-09-01 | 1981-08-25 | Honeywell Inc. | Hybrid mosaic IR/CCD focal plane |
| US4304624A (en) * | 1977-11-28 | 1981-12-08 | Irvine Sensors Corporation | Method of fabricating a multi-layer structure for detector array module |
| US4449044A (en) * | 1979-02-26 | 1984-05-15 | Carson Alexion Corporation | Focal plane photo-detector mosaic array apparatus |
| FR2523369B1 (fr) * | 1982-03-12 | 1985-11-29 | Telecommunications Sa | Detecteur infrarouge matriciel |
| JPS58180053A (ja) * | 1982-04-15 | 1983-10-21 | Seiko Epson Corp | アクテイブマトリツクス基板 |
| JPS59112852A (ja) * | 1982-12-20 | 1984-06-29 | 松下電器産業株式会社 | 肉挽機 |
| JPS61193479A (ja) * | 1985-02-22 | 1986-08-27 | Fuji Photo Film Co Ltd | 固体カラ−撮像デバイス |
| US4618763A (en) * | 1985-04-12 | 1986-10-21 | Grumman Aerospace Corporation | Infrared focal plane module with stacked IC module body |
| US4695861A (en) * | 1985-10-21 | 1987-09-22 | Honeywell Inc. | Backside mosaic photoconductive infrared detector array |
-
1987
- 1987-03-02 US US07/020,618 patent/US4807000A/en not_active Expired - Fee Related
-
1988
- 1988-02-05 IL IL85322A patent/IL85322A0/xx unknown
- 1988-02-26 EP EP19880102879 patent/EP0281026A3/en not_active Withdrawn
- 1988-03-02 JP JP63047666A patent/JPS63308362A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0281026A3 (en) | 1990-10-10 |
| EP0281026A2 (en) | 1988-09-07 |
| US4807000A (en) | 1989-02-21 |
| IL85322A0 (en) | 1988-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472876A (en) | Area-bonding tape | |
| EP0596075B1 (en) | Non-conductive end layer for integrated stack of ic chips | |
| US4195195A (en) | Tape automated bonding test board | |
| US4304624A (en) | Method of fabricating a multi-layer structure for detector array module | |
| US4720738A (en) | Focal plane array structure including a signal processing system | |
| US6153508A (en) | Multi-layer circuit having a via matrix interlayer connection and method for fabricating the same | |
| EP0145862B1 (en) | Metallization of a ceramic substrate | |
| WO1993000703A1 (en) | Fabricating electronic circuitry unit containing stacked ic layers having lead rerouting | |
| JP3483280B2 (ja) | 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント | |
| US3965568A (en) | Process for fabrication and assembly of semiconductor devices | |
| US4354107A (en) | Detector array module-structure and fabrication | |
| US5561593A (en) | Z-interface-board | |
| JPH06244360A (ja) | 半導体装置 | |
| US6359342B1 (en) | Flip-chip bumping structure with dedicated test pads on semiconductor chip and method of fabricating the same | |
| US4088546A (en) | Method of electroplating interconnections | |
| US4352715A (en) | Detector array module fabrication | |
| JPH10289932A (ja) | キャリアフィルム及びそれを使用した集積回路装置 | |
| JPS6080264A (ja) | 半導体装置 | |
| JPS63308362A (ja) | 高密度オプテイカル・デイテクタ・モザイク・アレイ・アセンブリおよびその製造方法 | |
| EP0794574A1 (fr) | Mémoire de masse et procédé de fabrication de mémoire de masse. | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| US4575762A (en) | Integrated processor board assembly | |
| US4025793A (en) | Radiation detector with improved electrical interconnections | |
| JP2004015017A (ja) | マルチチップモジュールおよびその製造方法 | |
| JP3128324B2 (ja) | 半導体用セラミックス多層パッケージ |