JPH0556026B2 - - Google Patents
Info
- Publication number
- JPH0556026B2 JPH0556026B2 JP56052727A JP5272781A JPH0556026B2 JP H0556026 B2 JPH0556026 B2 JP H0556026B2 JP 56052727 A JP56052727 A JP 56052727A JP 5272781 A JP5272781 A JP 5272781A JP H0556026 B2 JPH0556026 B2 JP H0556026B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- sio
- gate electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- -1 oxygen ions Chemical class 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 21
- 239000011734 sodium Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 229910001413 alkali metal ion Inorganic materials 0.000 description 6
- 239000012299 nitrogen atmosphere Substances 0.000 description 6
- 229910052783 alkali metal Inorganic materials 0.000 description 4
- 150000001340 alkali metals Chemical class 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000001017 electron-beam sputter deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明はMOS型半導体装置等において、MOS
界面状態に起因する電気的不安定性の少い高融点
金属ゲート電極製造方法を提供するものである。
界面状態に起因する電気的不安定性の少い高融点
金属ゲート電極製造方法を提供するものである。
MOS型半導体装置、特にLSIにおいて、素子
の高密度化に伴いゲート配線の幅が減少し、さら
に配線長が増加すると配線抵抗の増大によつて信
号の遅延が生ずる。この遅延はLSIとしての動作
速度に無視できない影響を与えるため、ゲート配
線材料として従来の多結晶シリコンより２桁程度
比抵抗の低いMo，Ｗ等の高融点金属膜が使用さ
れる。
の高密度化に伴いゲート配線の幅が減少し、さら
に配線長が増加すると配線抵抗の増大によつて信
号の遅延が生ずる。この遅延はLSIとしての動作
速度に無視できない影響を与えるため、ゲート配
線材料として従来の多結晶シリコンより２桁程度
比抵抗の低いMo，Ｗ等の高融点金属膜が使用さ
れる。
しかしこの様な高融点金属膜をMOSFETのゲ
ート電極として用いた場合、100℃〜200℃程度の
温度範囲で半導体基板とゲート電極間に長時間電
圧を印加する高温バイアス試験を行なうと、
FETのしきい電圧等FETの電気的特性が変動す
るという欠点があつた。この事実は半導体装置と
しての信頼性をそこなう大きい問題である。上記
の様なしきい電圧の変動はMOS構造におけるゲ
ート電極−ゲートSiO2界面、ゲートSiO2中、又
はゲートSiO2−基板界面に存在する電荷密度の
変動によつて起こると考えられている。Mo，Ｗ
等の高融点金属膜がゲート電極の場合には、上に
述べた様な変動する電荷は、Na+等のアルカリ金
属イオンである事がほぼ解明されている。高融点
金属膜は通常電子ビーム蒸着法やスパツタリング
法で蒸着されるが、アルカリ金属は蒸着源に必ず
混入している上に、集積回路の製造中に外部から
高融点金属膜上に設けたCVDSiO2膜等を通過し、
金属膜中に容易に拡散する。この様にして、ゲー
ト電極となる高融点金属膜はアルカリ金属に汚染
される。このアルカリ金属は、集積回路の製造中
にゲート電極からさらにゲートSiO2中に拡散し、
SiO2−半導体基板界面にまで到達するためSiO2
をも汚染することになる。アルカリ金属イオン
は、高温バイアス試験下の高電界が印加された
SiO2中では非常に動き易く、従つてゲートSiO2
中に存在するアルカリ金属イオンの密度分布が変
動し、この結果FETの電気的特性が変動するの
である。
ート電極として用いた場合、100℃〜200℃程度の
温度範囲で半導体基板とゲート電極間に長時間電
圧を印加する高温バイアス試験を行なうと、
FETのしきい電圧等FETの電気的特性が変動す
るという欠点があつた。この事実は半導体装置と
しての信頼性をそこなう大きい問題である。上記
の様なしきい電圧の変動はMOS構造におけるゲ
ート電極−ゲートSiO2界面、ゲートSiO2中、又
はゲートSiO2−基板界面に存在する電荷密度の
変動によつて起こると考えられている。Mo，Ｗ
等の高融点金属膜がゲート電極の場合には、上に
述べた様な変動する電荷は、Na+等のアルカリ金
属イオンである事がほぼ解明されている。高融点
金属膜は通常電子ビーム蒸着法やスパツタリング
法で蒸着されるが、アルカリ金属は蒸着源に必ず
混入している上に、集積回路の製造中に外部から
高融点金属膜上に設けたCVDSiO2膜等を通過し、
金属膜中に容易に拡散する。この様にして、ゲー
ト電極となる高融点金属膜はアルカリ金属に汚染
される。このアルカリ金属は、集積回路の製造中
にゲート電極からさらにゲートSiO2中に拡散し、
SiO2−半導体基板界面にまで到達するためSiO2
をも汚染することになる。アルカリ金属イオン
は、高温バイアス試験下の高電界が印加された
SiO2中では非常に動き易く、従つてゲートSiO2
中に存在するアルカリ金属イオンの密度分布が変
動し、この結果FETの電気的特性が変動するの
である。
第１図はMoゲートMOSFETの従来の製造工
程を示す断面図の一部である。工程ａは、Mo膜
からなるゲート電極形成の終了後、ゲート電極自
体をマスクとしてシリコン基板にイオン注入を行
い自己整合的にソース、ドレン領域を形成した直
後の断面図である。１は一導電型を有するシリコ
ン基板、２はイオン注入により基板１に形成され
た基板を反対導電型を有するソース、ドレン領
域、３は厚いSiO2膜、４はゲートSiO2膜、５は
Moゲート電極である。Mo膜５は真空蒸着、ス
パツタリング法等で形成されており、膜５中には
垂直方向に一様にアルカリ金属イオンが含まれて
いる。次にｂのごとく、Moゲート５を被覆して
CVDSiO2膜６を形成し、その後、1000℃30分程
度N2中で熱処理を行なうのであるが、この時、
Mo膜５中に含まるれるアルカリ金属イオンがゲ
ート酸化膜４に拡散し汚染するのである。この様
に従来の製造方法では、FETの電気的特性、不
安定の原因となるMo膜からのアルカリ金属イオ
ンによる汚染は避け難いものである。
程を示す断面図の一部である。工程ａは、Mo膜
からなるゲート電極形成の終了後、ゲート電極自
体をマスクとしてシリコン基板にイオン注入を行
い自己整合的にソース、ドレン領域を形成した直
後の断面図である。１は一導電型を有するシリコ
ン基板、２はイオン注入により基板１に形成され
た基板を反対導電型を有するソース、ドレン領
域、３は厚いSiO2膜、４はゲートSiO2膜、５は
Moゲート電極である。Mo膜５は真空蒸着、ス
パツタリング法等で形成されており、膜５中には
垂直方向に一様にアルカリ金属イオンが含まれて
いる。次にｂのごとく、Moゲート５を被覆して
CVDSiO2膜６を形成し、その後、1000℃30分程
度N2中で熱処理を行なうのであるが、この時、
Mo膜５中に含まるれるアルカリ金属イオンがゲ
ート酸化膜４に拡散し汚染するのである。この様
に従来の製造方法では、FETの電気的特性、不
安定の原因となるMo膜からのアルカリ金属イオ
ンによる汚染は避け難いものである。
本発明は、上記の様な欠点を除去しようとする
高融点金属ゲート電極を含む半導体装置の製造方
法を与えるものであり、以下に本発明の詳細を述
べる。
高融点金属ゲート電極を含む半導体装置の製造方
法を与えるものであり、以下に本発明の詳細を述
べる。
第２図は本発明によるMOSFETの製造方法の
一実施例を説明する工程断面図である。工程ａで
は、通常のMOSFETの製造方法に基いて一導電
型を有する半導体基板１１の一部に厚さ約6000〜
8000Åの厚いSiO2膜１２を形成し、他の領域に
厚さ約300Å〜1000ÅのゲートSiO2膜１３を形成
する。次に、上記SiO2膜の表面にMo膜１４を電
子ビーム蒸着法やスパツタリング法を用いて約
3000Åの厚さに被着した後、CF4、Ccl2F2、Ccl4
等のガスによるプラズマエツチング法等を用い
て、Mo膜を選択的に除去し、ゲート電極パター
ンを形成する（工程ｂ）。
一実施例を説明する工程断面図である。工程ａで
は、通常のMOSFETの製造方法に基いて一導電
型を有する半導体基板１１の一部に厚さ約6000〜
8000Åの厚いSiO2膜１２を形成し、他の領域に
厚さ約300Å〜1000ÅのゲートSiO2膜１３を形成
する。次に、上記SiO2膜の表面にMo膜１４を電
子ビーム蒸着法やスパツタリング法を用いて約
3000Åの厚さに被着した後、CF4、Ccl2F2、Ccl4
等のガスによるプラズマエツチング法等を用い
て、Mo膜を選択的に除去し、ゲート電極パター
ンを形成する（工程ｂ）。
その後、Moのゲート電極１４をマスクとし、
ゲートSiO2膜１３を通して基板１１の表面層に
不純物イオン注入１５を行い、基板１１と反対導
電型を有するソース、ドレン拡散層１６を自己整
合的に設ける（工程ｃ）。イオン注入後、Moゲ
ート電極１４を含む表面にCVDSiO2膜１７を約
4000Å堆積し、O2を数％含むN2雰囲気中で1000
℃15〜30分程度の熱処理を施す（工程ｄ）。その
後、ソース、ドレン領域１６上のCVDSiO2膜１
７及びゲートSiO2膜１３の一部分を開口して、
領域１６の表面を露出させ、アルミニウム配線１
８を形成して完成する（工程ｅ）。
ゲートSiO2膜１３を通して基板１１の表面層に
不純物イオン注入１５を行い、基板１１と反対導
電型を有するソース、ドレン拡散層１６を自己整
合的に設ける（工程ｃ）。イオン注入後、Moゲ
ート電極１４を含む表面にCVDSiO2膜１７を約
4000Å堆積し、O2を数％含むN2雰囲気中で1000
℃15〜30分程度の熱処理を施す（工程ｄ）。その
後、ソース、ドレン領域１６上のCVDSiO2膜１
７及びゲートSiO2膜１３の一部分を開口して、
領域１６の表面を露出させ、アルミニウム配線１
８を形成して完成する（工程ｅ）。
第２図の製造工程において、従来の製造工程と
異なる特徴となる点は、第２図工程ｄにおいて
CVDSiO2膜１７の形成後、O2を含むN2の雰囲気
中で熱処理を行なうことである。第２図に示す製
造方法で作成されたMoゲートMOSFETの高温
バイアス試験を行なつたところ、125℃，２×
106V／cm、24時間という試験条件下における
FETのしきい電圧変化は0.1volt以下であり、従
来のFETと比較して変動が約１／10におさえら
れることがわかつた。このFETのMoゲート電極
中に含まれるアルカリ金属であるナトリウムの垂
直方向の分布をSIMSを用いて分析した結果第３
図のようになつた。
異なる特徴となる点は、第２図工程ｄにおいて
CVDSiO2膜１７の形成後、O2を含むN2の雰囲気
中で熱処理を行なうことである。第２図に示す製
造方法で作成されたMoゲートMOSFETの高温
バイアス試験を行なつたところ、125℃，２×
106V／cm、24時間という試験条件下における
FETのしきい電圧変化は0.1volt以下であり、従
来のFETと比較して変動が約１／10におさえら
れることがわかつた。このFETのMoゲート電極
中に含まれるアルカリ金属であるナトリウムの垂
直方向の分布をSIMSを用いて分析した結果第３
図のようになつた。
すなわち、MoゲートSiO2膜界面に存在する
Naの量は最小であり、これと反対側の表面に存
在するNa量が最大となつているのである。この
様な現象は次のように考えられる。工程ｄにおい
てO2を含むN2雰囲気で熱処理すると、CVDSiO2
膜１７を通つて微量のＯが拡散し、Moゲート１
４の表面に100〜200Åという極く薄いMoの酸化
物層をつくる。一方Mo膜中に存在していたNaも
酸化物をつくつてMo酸化物と結合した方が安定
になるから、Moゲート１４の表面まで拡散し、
酸化物となつて表面に固定されるため、Moゲー
ト電極表面に向かつてNa量が高くなる。従つて、
高温バイアス試験において高電界が印加された時
にもNaは非常に動き難く、これによるFETのし
きい電圧の変動は小さい。
Naの量は最小であり、これと反対側の表面に存
在するNa量が最大となつているのである。この
様な現象は次のように考えられる。工程ｄにおい
てO2を含むN2雰囲気で熱処理すると、CVDSiO2
膜１７を通つて微量のＯが拡散し、Moゲート１
４の表面に100〜200Åという極く薄いMoの酸化
物層をつくる。一方Mo膜中に存在していたNaも
酸化物をつくつてMo酸化物と結合した方が安定
になるから、Moゲート１４の表面まで拡散し、
酸化物となつて表面に固定されるため、Moゲー
ト電極表面に向かつてNa量が高くなる。従つて、
高温バイアス試験において高電界が印加された時
にもNaは非常に動き難く、これによるFETのし
きい電圧の変動は小さい。
第４図は本発明の第２の実施例を説明する工程
断面図である。この実施例では先ず、半導体基板
上に形成されたSiO2膜２２，２３の全面にMo膜
２４を被着した後（工程ａ）、Mo膜２４に酸素
イオン２５を数＋KeV程度のエネルギーで注入
し、膜２４の表面又は表面附近に酸素濃度のピー
クがくるにする（工程ｂ）。次にMo膜２４を選
択的に除去してゲート電極パターンを形成し、こ
れをマスクとして基板２１と反対導電型になるよ
うな不純物のイオン注入２７をゲートSiO2２３
を通して行い、ソース、ドレン領域２６を形成す
る（工程ｃ）。その後、CVDSiO2膜２７を形成
し、N2雰囲気中で1000℃30分程度の熱処理をす
るのである（工程ｄ）。
断面図である。この実施例では先ず、半導体基板
上に形成されたSiO2膜２２，２３の全面にMo膜
２４を被着した後（工程ａ）、Mo膜２４に酸素
イオン２５を数＋KeV程度のエネルギーで注入
し、膜２４の表面又は表面附近に酸素濃度のピー
クがくるにする（工程ｂ）。次にMo膜２４を選
択的に除去してゲート電極パターンを形成し、こ
れをマスクとして基板２１と反対導電型になるよ
うな不純物のイオン注入２７をゲートSiO2２３
を通して行い、ソース、ドレン領域２６を形成す
る（工程ｃ）。その後、CVDSiO2膜２７を形成
し、N2雰囲気中で1000℃30分程度の熱処理をす
るのである（工程ｄ）。
この方法においては、Mo膜２４の極く表面又
はその附近にのみＯが分布する様にでき、後に行
う工程ｄにおける高温熱処理によつて、Mo膜２
４の表面及び表面附近にMo酸化物をつくり、
Mo中のNaはMo酸化物に固定されようするか
ら、第１の実施例の場合と同様、FETのしきい
電圧等の変動を著しく減少させる効果がある。し
かもこの方法はイオン注入によりMo中のＯの濃
度を正確に制御できるという特徴がある。従つ
て、この方法は、第１の実施例のO2を含むN2雰
囲気中での熱処理温度が非常に高い、あるいは熱
処理時間が非常に長くて、CVDSiO2の下に存在
するMo膜表面に形成される酸化物層の厚さが厚
くなり過ぎるような場合に効果がある。また、
Mo膜中への酸素イオン注入と、CVDSiO2形成後
に行うO2を含むN2雰囲気中での熱処理を組合せ
た工程も可能である。なお、以上の実施例ではゲ
ート電極材料をMoに限つて述べたが、本発明
は、Ｗ、Ta、Ti、Hf等他の高融点金属にも適用
することができる。
はその附近にのみＯが分布する様にでき、後に行
う工程ｄにおける高温熱処理によつて、Mo膜２
４の表面及び表面附近にMo酸化物をつくり、
Mo中のNaはMo酸化物に固定されようするか
ら、第１の実施例の場合と同様、FETのしきい
電圧等の変動を著しく減少させる効果がある。し
かもこの方法はイオン注入によりMo中のＯの濃
度を正確に制御できるという特徴がある。従つ
て、この方法は、第１の実施例のO2を含むN2雰
囲気中での熱処理温度が非常に高い、あるいは熱
処理時間が非常に長くて、CVDSiO2の下に存在
するMo膜表面に形成される酸化物層の厚さが厚
くなり過ぎるような場合に効果がある。また、
Mo膜中への酸素イオン注入と、CVDSiO2形成後
に行うO2を含むN2雰囲気中での熱処理を組合せ
た工程も可能である。なお、以上の実施例ではゲ
ート電極材料をMoに限つて述べたが、本発明
は、Ｗ、Ta、Ti、Hf等他の高融点金属にも適用
することができる。
以上の様に本発明においては、O2を含むN2雰
囲気中で熱処理する、又はゲート電極表面にＯを
イオン注入するという簡単な方法によつて、高融
点金属をゲート電極とするMOS半導体装置のし
きい電圧等の電気的特性の安定化に寄与するもの
である。
囲気中で熱処理する、又はゲート電極表面にＯを
イオン注入するという簡単な方法によつて、高融
点金属をゲート電極とするMOS半導体装置のし
きい電圧等の電気的特性の安定化に寄与するもの
である。
第１図ａ，ｂは従来の製造方法に従つてMoゲ
ートを含むMOSFETを製造する工程を説明する
断面図、第２図ａ〜ｅは本発明の第１実施例を説
明する工程断面図、第３図はSIMSで分析した
Mo膜中のNaの垂直方向の分布図、第４図ａ〜ｄ
は本発明の第２実施例を説明する工程断面図であ
る。 １１，２１……一導電型を有する半導体基板、
１２，２２……厚いSiO2膜、１３，２３……ゲ
ートSiO2膜、１４，２４……Mo膜、１６，２６
……ソース、ドレン拡散層、２７……それぞれソ
ース、ドレン１６，２６を形成するための不純物
イオン注入ビーム、２５……酸素イオン注入ビー
ム、１７，２７……CVDSiO2膜、１８……アル
ミニウム電極。
ートを含むMOSFETを製造する工程を説明する
断面図、第２図ａ〜ｅは本発明の第１実施例を説
明する工程断面図、第３図はSIMSで分析した
Mo膜中のNaの垂直方向の分布図、第４図ａ〜ｄ
は本発明の第２実施例を説明する工程断面図であ
る。 １１，２１……一導電型を有する半導体基板、
１２，２２……厚いSiO2膜、１３，２３……ゲ
ートSiO2膜、１４，２４……Mo膜、１６，２６
……ソース、ドレン拡散層、２７……それぞれソ
ース、ドレン１６，２６を形成するための不純物
イオン注入ビーム、２５……酸素イオン注入ビー
ム、１７，２７……CVDSiO2膜、１８……アル
ミニウム電極。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板表面に高融点金属からなる電極を
形成後、前記電極を被覆するように絶縁膜を形成
する工程と、前記絶縁膜形成後、酸素を含む不活
性ガス中で熱処理する工程とを含むことを特徴と
する半導体装置の製造方法。 ２ 半導体基板表面に高融点金属からなる電極を
形成後、前記電極に酸素をイオン注入した後、熱
処理を行うことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272781A JPS57166077A (en) | 1981-04-07 | 1981-04-07 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272781A JPS57166077A (en) | 1981-04-07 | 1981-04-07 | Semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57166077A JPS57166077A (en) | 1982-10-13 |
| JPH0556026B2 true JPH0556026B2 (ja) | 1993-08-18 |
Family
ID=12922948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5272781A Granted JPS57166077A (en) | 1981-04-07 | 1981-04-07 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57166077A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832466A (ja) * | 1981-08-20 | 1983-02-25 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔの製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591871A (en) * | 1978-12-29 | 1980-07-11 | Nec Corp | Manufacture of semiconductor device |
| JPS5591873A (en) * | 1978-12-29 | 1980-07-11 | Nec Corp | Manufacture of semiconductor device |
| JPS5748268A (en) * | 1980-09-05 | 1982-03-19 | Hitachi Ltd | Manufacture of mos semiconductor device |
-
1981
- 1981-04-07 JP JP5272781A patent/JPS57166077A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591871A (en) * | 1978-12-29 | 1980-07-11 | Nec Corp | Manufacture of semiconductor device |
| JPS5591873A (en) * | 1978-12-29 | 1980-07-11 | Nec Corp | Manufacture of semiconductor device |
| JPS5748268A (en) * | 1980-09-05 | 1982-03-19 | Hitachi Ltd | Manufacture of mos semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57166077A (en) | 1982-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4559693A (en) | Process for fabricating field effect transistors | |
| EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| US4536223A (en) | Method of lowering contact resistance of implanted contact regions | |
| JPH0556026B2 (ja) | ||
| JPH02270335A (ja) | 半導体装置及びその製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS6161544B2 (ja) | ||
| JPS627165A (ja) | 半導体装置の製造方法 | |
| JPS6132576A (ja) | 半導体装置 | |
| JPH0612826B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3224432B2 (ja) | 半導体装置の製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0795535B2 (ja) | 半導体装置の製造方法 | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPS5922322A (ja) | 半導体装置とその製造方法 | |
| JPS59121978A (ja) | 半導体装置の製造方法 | |
| JPS6329420B2 (ja) | ||
| JPS60182170A (ja) | 半導体装置の製造方法 | |
| JPH0258771B2 (ja) | ||
| JPH05109652A (ja) | 半導体装置の製造方法 | |
| JPH0260215B2 (ja) | ||
| JPH0580820B2 (ja) | ||
| JPS59178746A (ja) | 半導体装置の製造方法 | |
| JPS59181066A (ja) | 半導体装置の製造方法 |