JPH0549248A - スイツチングレギユレータ - Google Patents
スイツチングレギユレータInfo
- Publication number
- JPH0549248A JPH0549248A JP20297891A JP20297891A JPH0549248A JP H0549248 A JPH0549248 A JP H0549248A JP 20297891 A JP20297891 A JP 20297891A JP 20297891 A JP20297891 A JP 20297891A JP H0549248 A JPH0549248 A JP H0549248A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- main
- coil
- main transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 電圧変換トランスを有するスイッチングレギ
ュレータにおいて、主トランジスタ及び整流ダイオード
のスイチングロスを低減し、更に、スイッチングノイズ
を低減することにより、回路構成を簡単にし、レギュレ
ータを小型、低価格にする。 【構成】 電圧変換トランスを有するスイッチングレギ
ュレータにおいて、入力コンデンサ３の両端にコイル２
と主トランス６の１次巻線及び主トランジスタ４とから
なる直列回路が接続され、主トランス６の２次巻線に
は、主トランス６自身のリーケージインダクタンスによ
るものあるいは外付けされたコイル７とダイオード８と
コンデンサ９とからなる直列回路が接続され、更にコン
デンサ９の両端には負荷抵抗１０が接続される。尚、ダ
イオード８は主トランス６の１次巻線に電圧印加された
時に導通する向きに接続される。
ュレータにおいて、主トランジスタ及び整流ダイオード
のスイチングロスを低減し、更に、スイッチングノイズ
を低減することにより、回路構成を簡単にし、レギュレ
ータを小型、低価格にする。 【構成】 電圧変換トランスを有するスイッチングレギ
ュレータにおいて、入力コンデンサ３の両端にコイル２
と主トランス６の１次巻線及び主トランジスタ４とから
なる直列回路が接続され、主トランス６の２次巻線に
は、主トランス６自身のリーケージインダクタンスによ
るものあるいは外付けされたコイル７とダイオード８と
コンデンサ９とからなる直列回路が接続され、更にコン
デンサ９の両端には負荷抵抗１０が接続される。尚、ダ
イオード８は主トランス６の１次巻線に電圧印加された
時に導通する向きに接続される。
Description
【０００１】
【産業上の利用分野】本発明はスイチングレギュレータ
に関するものである。
に関するものである。
【０００２】
【従来の技術】従来，この種のシングルエンドスイッチ
ングレギュレ―タとして、図６に示す様なフォワ―ドコ
ンバ―タが広く知られている。このフォワ―ドコンバ―
タでは、主トランジスタ４のスイッチング動作によっ
て、入力コンデンサ３の両端電圧から変換された矩形波
パルス電圧を主トランス６によって電圧変換した後、コ
イル１７とコンデンサ９とからなる平滑回路に印加し
て、その平均直流電圧を出力として取り出している。
ングレギュレ―タとして、図６に示す様なフォワ―ドコ
ンバ―タが広く知られている。このフォワ―ドコンバ―
タでは、主トランジスタ４のスイッチング動作によっ
て、入力コンデンサ３の両端電圧から変換された矩形波
パルス電圧を主トランス６によって電圧変換した後、コ
イル１７とコンデンサ９とからなる平滑回路に印加し
て、その平均直流電圧を出力として取り出している。
【０００３】ここで、入力コンデンサ３の両端電圧、出
力電圧、スイッチング周期、主トランジスタ４のオン
幅、主トランス６の１次、２次巻線数を、それぞれ、Ｖ
i （Ｖ）、Ｖo （Ｖ）、Ｔ（秒）、ＴON（秒）、Ｎ
1 （回）、Ｎ2 （回）とすると、これらの間には、下記
の数式１の関係がある。
力電圧、スイッチング周期、主トランジスタ４のオン
幅、主トランス６の１次、２次巻線数を、それぞれ、Ｖ
i （Ｖ）、Ｖo （Ｖ）、Ｔ（秒）、ＴON（秒）、Ｎ
1 （回）、Ｎ2 （回）とすると、これらの間には、下記
の数式１の関係がある。
【０００４】
【数１】
【０００５】数式１において、出力電圧Ｖo は、パルス
幅制御回路１８により、スイッチング周期Ｔを固定し、
主トランジスタ４のオン幅ＴONを可変制御することによ
って、安定化される。
幅制御回路１８により、スイッチング周期Ｔを固定し、
主トランジスタ４のオン幅ＴONを可変制御することによ
って、安定化される。
【０００６】
【発明が解決しようとする課題】しかし、従来のフォワ
―ドコンバ―タの場合、主トランジスタ４の負荷が誘導
負荷であり、タ―ンオン及びタ―ンオフ時に急激に大電
流をスイッチングする。そのため、主トランジスタ４及
び整流ダイオ―ド８のスイッチングロスが大きくなる。
更に、電圧・電流の急変に対応したスイッチングノイズ
が過大なため、図６に示されるように、主トランジスタ
４、整流ダイオ―ド８の両端にＣＲスナバ―１３、１４
を、又、入力ラインにＬＣフィルタ１２を設ける等のノ
イズ低減素子が必要であり、回路構成が複雑で形状が大
きく、高価格になるという欠点があった。
―ドコンバ―タの場合、主トランジスタ４の負荷が誘導
負荷であり、タ―ンオン及びタ―ンオフ時に急激に大電
流をスイッチングする。そのため、主トランジスタ４及
び整流ダイオ―ド８のスイッチングロスが大きくなる。
更に、電圧・電流の急変に対応したスイッチングノイズ
が過大なため、図６に示されるように、主トランジスタ
４、整流ダイオ―ド８の両端にＣＲスナバ―１３、１４
を、又、入力ラインにＬＣフィルタ１２を設ける等のノ
イズ低減素子が必要であり、回路構成が複雑で形状が大
きく、高価格になるという欠点があった。
【０００７】また、これらの欠点は、スイッチング動作
の高周波化と共に顕著になるため、高周波化による電源
の小形化を阻害する基本的な要因であった。
の高周波化と共に顕著になるため、高周波化による電源
の小形化を阻害する基本的な要因であった。
【０００８】
【課題を解決するための手段】本発明によるスイッチン
グレギュレータは、電圧変換トランスを有するスイッチ
ングレギュレータにおいて、入力コンデンサの両端に
は、コイルと主トランスの１次巻線と主トランジスタと
からなる第１の直列回路が接続され、前記主トランスの
２次巻線には、当該主トランス自身のリ―ケ―ジインダ
クタンス或いは外付けコイルとダイオ―ドと出力コンデ
ンサとからなる第２の直列回路が接続され、前記ダイオ
―ドは、前記主トランスの１次巻線に電圧が印加された
ときに導通する向きに接続され、前記出力コンデンサは
出力電圧を発生し、該出力コンデンサの両端には負荷抵
抗が接続され、前記主トランジスタと並列に接続された
当該主トランジスタ自身の出力容量あるいはコンデンサ
と、前記出力電圧に応答して、前記主トランジスタを、
オフ幅を一定でオン幅を制御する周波数制御手段とを有
することを特徴とする。
グレギュレータは、電圧変換トランスを有するスイッチ
ングレギュレータにおいて、入力コンデンサの両端に
は、コイルと主トランスの１次巻線と主トランジスタと
からなる第１の直列回路が接続され、前記主トランスの
２次巻線には、当該主トランス自身のリ―ケ―ジインダ
クタンス或いは外付けコイルとダイオ―ドと出力コンデ
ンサとからなる第２の直列回路が接続され、前記ダイオ
―ドは、前記主トランスの１次巻線に電圧が印加された
ときに導通する向きに接続され、前記出力コンデンサは
出力電圧を発生し、該出力コンデンサの両端には負荷抵
抗が接続され、前記主トランジスタと並列に接続された
当該主トランジスタ自身の出力容量あるいはコンデンサ
と、前記出力電圧に応答して、前記主トランジスタを、
オフ幅を一定でオン幅を制御する周波数制御手段とを有
することを特徴とする。
【０００９】
【実施例】以下，本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１において、点線Ａ内で囲んだ部分が本
発明の特徴となる部分である。入力コンデンサ３の両端
にコイル２と主トランス６の１次巻線及び主トランジス
タ４とからなる直列回路が接続されている。主トランジ
スタ４と並列にコンデンサ５が接続されている。また、
主トランス６の２次側巻線には、主トランス６自身のリ
―ケ―ジインダクタンスによるものあるいは外付された
コイル７とダイオ―ド８とコンデンサ９とからなる直列
回路が接続されている。コンデンサ９の両端には負荷抵
抗１０が接続されている。
発明の特徴となる部分である。入力コンデンサ３の両端
にコイル２と主トランス６の１次巻線及び主トランジス
タ４とからなる直列回路が接続されている。主トランジ
スタ４と並列にコンデンサ５が接続されている。また、
主トランス６の２次側巻線には、主トランス６自身のリ
―ケ―ジインダクタンスによるものあるいは外付された
コイル７とダイオ―ド８とコンデンサ９とからなる直列
回路が接続されている。コンデンサ９の両端には負荷抵
抗１０が接続されている。
【００１１】尚、ダイオ―ド８は主トランス６の１次巻
線に電圧印加された時に導通する向きに接続されてい
る。また、主トランジスタ４は、オフ幅一定で、出力電
圧に応じてオン幅を制御可能な周波数制御回路１１によ
り駆動される。
線に電圧印加された時に導通する向きに接続されてい
る。また、主トランジスタ４は、オフ幅一定で、出力電
圧に応じてオン幅を制御可能な周波数制御回路１１によ
り駆動される。
【００１２】さて、ダイオ―ド８のオンオフの一周期に
おいて、ダイオ―ド８がタ―ンオンした時刻ｔを零とす
る（ｔ＝０）と、ダイオ―ド８のオン期間（以降、オン
期間、オフ期間とはダイオ―ド８の状態を言う）の主ト
ランス６の出力側の等価回路は、図２の様になる。
おいて、ダイオ―ド８がタ―ンオンした時刻ｔを零とす
る（ｔ＝０）と、ダイオ―ド８のオン期間（以降、オン
期間、オフ期間とはダイオ―ド８の状態を言う）の主ト
ランス６の出力側の等価回路は、図２の様になる。
【００１３】図２において、ダイオ―ド８は導通状態の
ため、順方向ドロップ電圧を無視して省略しており、出
力コンデンサ９の容量値は十分大きいとし、定電圧源２
０に置換している。また、定電圧源１９は、主トランス
６のオン期間の２次側巻線誘起電圧である。また、コイ
ル２１は、コイル２を１次側から２次側へ換算したもの
である。
ため、順方向ドロップ電圧を無視して省略しており、出
力コンデンサ９の容量値は十分大きいとし、定電圧源２
０に置換している。また、定電圧源１９は、主トランス
６のオン期間の２次側巻線誘起電圧である。また、コイ
ル２１は、コイル２を１次側から２次側へ換算したもの
である。
【００１４】ここで、入力コンデンサ３の両端電圧をＥ
1 ，コイル２のインダクタンスＬ2 、主トランス６の１
次巻線と２次巻線の巻数をそれぞれＮ1 、Ｎ2 、定電圧
源１９の電圧をＥ2 、コイル２１のインダクタンスをＬ
21とすると、Ｅ2 、Ｌ21は、それぞれ、下記の数式２、
数式３で表わされる。
1 ，コイル２のインダクタンスＬ2 、主トランス６の１
次巻線と２次巻線の巻数をそれぞれＮ1 、Ｎ2 、定電圧
源１９の電圧をＥ2 、コイル２１のインダクタンスをＬ
21とすると、Ｅ2 、Ｌ21は、それぞれ、下記の数式２、
数式３で表わされる。
【００１５】
【数２】
【００１６】
【数３】
【００１７】又、コイル７のインダクタンスをＬ7 、出
力電圧即ち定電圧源２０の電圧をＶ0 とすると、コイル
７を流れる電流ＩL7は、下記の数式４で表わされる。
力電圧即ち定電圧源２０の電圧をＶ0 とすると、コイル
７を流れる電流ＩL7は、下記の数式４で表わされる。
【００１８】
【数４】
【００１９】図４にコンデンサ５の両端電圧Ｖc 、主ト
ランス６の１次巻線電流ＩT1、コイル７の電流ＩL7のオ
ン、オフ両期間の波形を示す。オン時間をＴon、オフ時
間をＴoff とすると、コイル７の電流ＩL7の平均値、即
ち、出力電流Ｉ0 は、下記の数式５で表わされる。
ランス６の１次巻線電流ＩT1、コイル７の電流ＩL7のオ
ン、オフ両期間の波形を示す。オン時間をＴon、オフ時
間をＴoff とすると、コイル７の電流ＩL7の平均値、即
ち、出力電流Ｉ0 は、下記の数式５で表わされる。
【００２０】
【数５】
【００２１】負荷抵抗１０の抵抗値をＲとすると、出力
電圧Ｖ0 は、下記の数式６で表わされる。
電圧Ｖ0 は、下記の数式６で表わされる。
【００２２】
【数６】
【００２３】数式６に数式５を代入し、整理すると、出
力電圧Ｖ0 は、下記の数式７で表わされる。
力電圧Ｖ0 は、下記の数式７で表わされる。
【００２４】
【数７】
【００２５】数式７より、直流入力電圧Ｅ1 及び負荷抵
抗１０の変化に対し、オン時間ＴONを制御することによ
り出力電圧Ｖ0 を安定化できることがわかる。
抗１０の変化に対し、オン時間ＴONを制御することによ
り出力電圧Ｖ0 を安定化できることがわかる。
【００２６】次に、オフ期間の主トランス６周辺の等価
回路を図３に示す。主トランジスタ４及びダイオード８
はカットオフするが、ダイオード８には漏れ電流が流れ
るため、主トランス６の２次側回路はある抵抗２４と等
価となり、抵抗２４はコイル２３と並列に接続される。
回路を図３に示す。主トランジスタ４及びダイオード８
はカットオフするが、ダイオード８には漏れ電流が流れ
るため、主トランス６の２次側回路はある抵抗２４と等
価となり、抵抗２４はコイル２３と並列に接続される。
【００２７】ターンオフ時点での主トランス６の１次側
から見た励磁電流Ｉmoは、主トランス６の１次側インダ
クタンスをＬ1 とすると、下記の数式８で表わされる。
から見た励磁電流Ｉmoは、主トランス６の１次側インダ
クタンスをＬ1 とすると、下記の数式８で表わされる。
【００２８】
【数８】
【００２９】したがって、図３におけるコイル２３の初
期電流をＩmo、コンデンサ５の初期電圧を零とすると、
図４に示す通り、回路はコイル２とコイル２３とコンデ
ンサ５と抵抗２４による振動を呈し、コンデンサ５の両
端電圧Ｖc 及びコイル２３の電流Ｉｍは、それぞれ、下
記の数式９および数式１０で表わされる。
期電流をＩmo、コンデンサ５の初期電圧を零とすると、
図４に示す通り、回路はコイル２とコイル２３とコンデ
ンサ５と抵抗２４による振動を呈し、コンデンサ５の両
端電圧Ｖc 及びコイル２３の電流Ｉｍは、それぞれ、下
記の数式９および数式１０で表わされる。
【００３０】
【数９】
【００３１】
【数１０】
【００３２】ここで、図５に、コイル２と抵抗２４が無
い場合（Ａ）、コイル２が無く抵抗２４がある場合
（Ｂ）、コイル２と抵抗２４が有る場合（Ｃ）のそれぞ
れにおけるコンデンサ５の両端電圧Ｖc の波形比較を示
す。
い場合（Ａ）、コイル２が無く抵抗２４がある場合
（Ｂ）、コイル２と抵抗２４が有る場合（Ｃ）のそれぞ
れにおけるコンデンサ５の両端電圧Ｖc の波形比較を示
す。
【００３３】（Ａ）の場合は回路はコイル２３とコンデ
ンサ５による自由振動を呈するため、コンデンサ５の両
端電圧Ｖc は再び零に戻れるが、（Ｂ）の場合は抵抗２
４により振動が減衰し、再び零に戻れない。
ンサ５による自由振動を呈するため、コンデンサ５の両
端電圧Ｖc は再び零に戻れるが、（Ｂ）の場合は抵抗２
４により振動が減衰し、再び零に戻れない。
【００３４】そこで、（Ｃ）に示すように、コイル２を
回路に接続することにより、コンデンサ５の両端電圧Ｖ
c の振幅を大きくしてコンデンサ５の両端電圧Ｖc が再
び零に戻れるようにする。
回路に接続することにより、コンデンサ５の両端電圧Ｖ
c の振幅を大きくしてコンデンサ５の両端電圧Ｖc が再
び零に戻れるようにする。
【００３５】コイル２を回路に接続することにより、コ
ンデンサ５の両端電圧Ｖc の振幅が大きくなる理由は、
オン期間にコイル７に流れる電流ＩL7の傾きが小さくな
るため、オン時間ＴONが長くなり、ターンオフ時点での
主トランス６の１次側から見た励磁電流Ｉmoによる励磁
エネルギが大きくなるためである。
ンデンサ５の両端電圧Ｖc の振幅が大きくなる理由は、
オン期間にコイル７に流れる電流ＩL7の傾きが小さくな
るため、オン時間ＴONが長くなり、ターンオフ時点での
主トランス６の１次側から見た励磁電流Ｉmoによる励磁
エネルギが大きくなるためである。
【００３６】図４において、コンデンサ５の両端電圧Ｖ
c が再び零にもどった時点で主トランス６の２次側には
再び出力電圧に相応じた電圧が発生し、ダイオ―ド８は
オンとなり、オン期間に入る。
c が再び零にもどった時点で主トランス６の２次側には
再び出力電圧に相応じた電圧が発生し、ダイオ―ド８は
オンとなり、オン期間に入る。
【００３７】ダイオ―ド８がオンした直後、即、ｔ＝０
〜Ｔcpのクランプ期間は、主トランス６の励磁電流が入
力コンデンサ３への電力帰還と出力コンデンサ９への電
力供給を受け持つ。この期間、主トランス６の１次電流
ＩT1には主トランジスタ４の内部ダイオ―ドを介しても
逆方向に１次傾斜で減衰する電流が流れるが、もし主ト
ランジスタ４がオフ状態であると、逆方向電流が零にな
った時点からコンデンサ５の充電が始まり、主トランジ
スタ４に電圧を生じる。したがって、０＜ｔ＜Ｔcpの期
間内に主トランジスタ４をオン状態にしておけば、ダイ
オ―ド８のオン期間に電圧を生じることはない。
〜Ｔcpのクランプ期間は、主トランス６の励磁電流が入
力コンデンサ３への電力帰還と出力コンデンサ９への電
力供給を受け持つ。この期間、主トランス６の１次電流
ＩT1には主トランジスタ４の内部ダイオ―ドを介しても
逆方向に１次傾斜で減衰する電流が流れるが、もし主ト
ランジスタ４がオフ状態であると、逆方向電流が零にな
った時点からコンデンサ５の充電が始まり、主トランジ
スタ４に電圧を生じる。したがって、０＜ｔ＜Ｔcpの期
間内に主トランジスタ４をオン状態にしておけば、ダイ
オ―ド８のオン期間に電圧を生じることはない。
【００３８】さて、タ―ンオフにおいては、主トランジ
スタ４の電流は即カットオフされ、また、主トランス６
の励磁電流はコンデンサ５に流れ込む。主トランジスタ
４の両端電圧、即ちＶc は、タ―ンオフ後、正弦波状に
増大してゆく。このため、主トランジスタ４にタ―ンオ
フの電圧・電流クロスにスイッチングロスは発生しな
い。さらに、主トランジスタ４のタ―ンオンにおいて
は、主トランス６のクランプ期間内の適当な時刻にタ―
ンオンすれば、電圧は零状態のため、電圧・電流クロス
のスイッチングロスは生じない。
スタ４の電流は即カットオフされ、また、主トランス６
の励磁電流はコンデンサ５に流れ込む。主トランジスタ
４の両端電圧、即ちＶc は、タ―ンオフ後、正弦波状に
増大してゆく。このため、主トランジスタ４にタ―ンオ
フの電圧・電流クロスにスイッチングロスは発生しな
い。さらに、主トランジスタ４のタ―ンオンにおいて
は、主トランス６のクランプ期間内の適当な時刻にタ―
ンオンすれば、電圧は零状態のため、電圧・電流クロス
のスイッチングロスは生じない。
【００３９】さらに、電圧の正弦波化により、寄生容量
と寄生インダクタンスのリンギングによるスイッチング
ノイズも生じない。したがって、図６の従来回路で必要
であった入力ラインフィルタ１２、ＣＲスナバ―１３、
１４、１６等を削除することも可能となる。
と寄生インダクタンスのリンギングによるスイッチング
ノイズも生じない。したがって、図６の従来回路で必要
であった入力ラインフィルタ１２、ＣＲスナバ―１３、
１４、１６等を削除することも可能となる。
【００４０】尚、図１に示すコンデンサ５、コイル７
は、高周波スイッチング時には、それぞれ、主トランジ
スタ４の空之層容量、主トランス６のリ―ケ―ジインダ
クタンスを利用することも可能である。
は、高周波スイッチング時には、それぞれ、主トランジ
スタ４の空之層容量、主トランス６のリ―ケ―ジインダ
クタンスを利用することも可能である。
【００４１】
【発明の効果】以上説明した様に、本発明は、主トラン
スのリ―ケ―ジインダクタンスあるいは外付されたコイ
ルのインダクタンス作用を利用して主トランジスタのオ
フ幅制御により、従来の大形平滑コイルや転流ダイオ―
ドがなくても、出力電圧の安定化が可能となる。また、
主トランスの１次巻線に直接接続されたコイルのインダ
クタンス及び主トランスのインダクタンスと主トランジ
スタに並列接続されたコンデンサとの共振作用により、
主トランジスタに印加される電圧波形を正弦波化し、低
損失・高効率化を達成すると共に、低ノイズ化のための
ノイズフィルタやスナバ―回路を削除することが可能と
なる。さらに、回路構成が簡素で、小形・高信頼なスイ
ッチングレギュレ―タを実現することが可能となる。
スのリ―ケ―ジインダクタンスあるいは外付されたコイ
ルのインダクタンス作用を利用して主トランジスタのオ
フ幅制御により、従来の大形平滑コイルや転流ダイオ―
ドがなくても、出力電圧の安定化が可能となる。また、
主トランスの１次巻線に直接接続されたコイルのインダ
クタンス及び主トランスのインダクタンスと主トランジ
スタに並列接続されたコンデンサとの共振作用により、
主トランジスタに印加される電圧波形を正弦波化し、低
損失・高効率化を達成すると共に、低ノイズ化のための
ノイズフィルタやスナバ―回路を削除することが可能と
なる。さらに、回路構成が簡素で、小形・高信頼なスイ
ッチングレギュレ―タを実現することが可能となる。
【図１】本発明の一実施例によるスイッチングレギュレ
―タを示す回路図である。
―タを示す回路図である。
【図２】図１の回路の動作を説明するための等化回路図
である。
である。
【図３】図１の回路の動作を説明するための等化回路図
である。
である。
【図４】図１の回路の動作を説明するための波形図であ
る。
る。
【図５】図１の回路の動作を説明するための波形図であ
る。
る。
【図６】従来のスイッチングレギュレ―タを示す回路図
である。
である。
１ 入力端子 ２ コイル ３ 入力コンデンサ ４ 主トランジスタ ５ コンデンサ又は主トランジスタの寄生容量 ６ 主トランス ７ コイル又は主トランス６のリ―ケ―ジインダクタン
ス ８ ダイオ―ド ９ 出力コンデンサ １０ 負荷抵抗 １１ 周波数制御回路
ス ８ ダイオ―ド ９ 出力コンデンサ １０ 負荷抵抗 １１ 周波数制御回路
Claims (1)
- 【請求項１】 電圧変換トランスを有するスイッチング
レギュレータにおいて、入力コンデンサの両端には、コ
イルと主トランスの１次巻線と主トランジスタとからな
る第１の直列回路が接続され、前記主トランスの２次巻
線には、当該主トランス自身のリ―ケ―ジインダクタン
ス或いは外付けコイルとダイオ―ドと出力コンデンサと
からなる第２の直列回路が接続され、前記ダイオ―ド
は、前記主トランスの１次巻線に電圧が印加されたとき
に導通する向きに接続され、前記出力コンデンサは出力
電圧を発生し、該出力コンデンサの両端には負荷抵抗が
接続され、前記主トランジスタと並列に接続された当該
主トランジスタ自身の出力容量あるいはコンデンサと、
前記出力電圧に応答して、前記主トランジスタを、オフ
幅を一定でオン幅を制御する周波数制御手段とを有する
ことを特徴とするスイッチングレギュレ―タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20297891A JPH0549248A (ja) | 1991-08-13 | 1991-08-13 | スイツチングレギユレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20297891A JPH0549248A (ja) | 1991-08-13 | 1991-08-13 | スイツチングレギユレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0549248A true JPH0549248A (ja) | 1993-02-26 |
Family
ID=16466305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20297891A Pending JPH0549248A (ja) | 1991-08-13 | 1991-08-13 | スイツチングレギユレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0549248A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11196571A (ja) * | 1997-12-26 | 1999-07-21 | Toshiba Corp | スイッチング電源装置 |
| JP2009303474A (ja) * | 2008-05-14 | 2009-12-24 | Fuji Electric Device Technology Co Ltd | スイッチング電源 |
| WO2022168199A1 (ja) * | 2021-02-03 | 2022-08-11 | 住友電気工業株式会社 | 電力変換回路、及び電力変換器の製造方法 |
-
1991
- 1991-08-13 JP JP20297891A patent/JPH0549248A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11196571A (ja) * | 1997-12-26 | 1999-07-21 | Toshiba Corp | スイッチング電源装置 |
| JP2009303474A (ja) * | 2008-05-14 | 2009-12-24 | Fuji Electric Device Technology Co Ltd | スイッチング電源 |
| WO2022168199A1 (ja) * | 2021-02-03 | 2022-08-11 | 住友電気工業株式会社 | 電力変換回路、及び電力変換器の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| EP1130753A2 (en) | Switching power supply apparatus | |
| US5523936A (en) | Built-in input filter forward converter | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| US5801932A (en) | Interleaved current-fed forward converter | |
| JPH07322613A (ja) | 電圧共振コンバータ | |
| JP4166219B2 (ja) | 複共振ｄｃ−ｄｃコンバータ | |
| JP2513381B2 (ja) | 電源回路 | |
| JPH05176532A (ja) | 電源回路 | |
| JPH0549248A (ja) | スイツチングレギユレータ | |
| JPH078142B2 (ja) | インバ−タ装置 | |
| JP3429420B2 (ja) | スイッチング電源 | |
| JP3090766B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JP3022620B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4304751B2 (ja) | ターンオンロスを改善したリンギングチョークコンバータ | |
| JPS6229987B2 (ja) | ||
| JPH066972A (ja) | ゼロ電流スイッチングｄｃ−ｄｃコンバータ | |
| JP3082873B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JPH0739149A (ja) | 電圧共振コンバータ用整流平滑回路 | |
| JP3456839B2 (ja) | スイッチング電源 | |
| JP2519969B2 (ja) | Ｄｃ−ｄｃコンバ―タ | |
| JPH0147116B2 (ja) | ||
| JP3306484B2 (ja) | スイッチング電源回路 | |
| JP2972415B2 (ja) | ブーストコンバータ | |
| JPH09201044A (ja) | 共振型スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000105 |