JPH11196571A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH11196571A JPH11196571A JP9359922A JP35992297A JPH11196571A JP H11196571 A JPH11196571 A JP H11196571A JP 9359922 A JP9359922 A JP 9359922A JP 35992297 A JP35992297 A JP 35992297A JP H11196571 A JPH11196571 A JP H11196571A
- Authority
- JP
- Japan
- Prior art keywords
- main switch
- switch
- circuit
- auxiliary switch
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
あり主スイッチと補助スイッチの同時オンを回避し得る
スイッチング電源装置を提供する。 【解決手段】 主スイッチQ1 のオフ時間をほぼ一定と
し、オン時間を制御するスイッチング動作により入力電
圧のスイッチングを行い、スイッチング出力をフォワー
ド側及びフライホイール側のダイオードD1 、D2 から
なる整流回路及び補助巻線L2 を有するインダクタLを
含む平滑回路で整流平滑して直流出力を得るとともに、
整流回路に同期整流用の補助スイッチQ2 を備えたフォ
ワード方式のスイッチング電源装置において、前記イン
ダクタLの補助巻線L2 に誘起するインダクタ電圧と前
記直流出力とを検出し、インダクタ電圧が連続している
場合は主スイッチQ1 のオン時に同期整流用の補助スイ
ッチQ2 をオフし、主スイッチQ1 がオフの期間内では
主スイッチQ1 がオフしてから一定時間の間前記補助ス
イッチQ2 をオンさせ、前記直流出力の低下又は不連続
時には前記補助スイッチQ2 をオフする補助スイッチ制
御回路を有することを特徴とするものである。
Description
装置に関し、より詳しくは、高効率化を図ったスイッチ
ング電源装置に関するものである。
のための対策は、スイッチング周波数が一定のあるとい
う条件の基で検討されてきた。
チング電源装置及び図10に示すアクティブクランプ方
式のスイッチング電源装置が代表的なものである。
置は、図8に示すように、フォワード方式に構成されて
いる。
M(パルス幅変調)制御部21により所定のタイミング
でゲートが駆動制御される主スイッチング素子(以下
「主スイッチ」という)Q1 によりスイッチングして、
トランスTの一次側に供給し、トランスTの二次側に誘
起するパルス電圧(VT2)を、フォワード側のダイオー
ドD1 、フライホイール側のダイオードD2 により整流
し、さらに、平滑用のインダクタLの主巻線L1 及び平
滑コンデンサC0 により平滑して、所定の直流電圧とし
て負荷Rに印加するようになっている。
される直流電圧を、抵抗R10、フォトカプラPH1 、ツ
ェナーダイオード(ツェナー電圧VZ )ZDからなる帰
還回路により帰還し、これにより、PWM制御部21に
より主スイッチQ1 のゲートを所定のタイミングで駆動
制御し、この主スイッチQ1 をスイッチングさせるよう
になっている。
ドPDと、フオトトランジスタPT0 とを具備してい
る。
フライホイール側のダイオードD2の損失を低減する目
的で、このダイオードD2 と並列にMOSFETからな
る補助スイッチング素子(以下「補助スイッチ」とい
う)Q2 を用い又は代替するようにしている。この補助
スイッチQ2 のゲートの駆動信号は、インダクタLの補
助巻線L2 の誘起電圧を抵抗R0 を介して前記ゲートに
供給することにより得ている。
ンスTの2次側のフライホイール側のダイオードD2
を、MOSFETからなる補助スイッチQ2 に置き換え
ることにより、ダイオードD2 では避けられない順電圧
降下(ショットキーバリヤダイオードで0.5V)を原
理的にはいくらでも小さくすることが可能となる。
ては、主スイッチQ1 のオン時間、オフ時間とも一定で
はない。
D2 (カソードアノード間電圧VK-A )、フォワード側
のダイオードD1 をMOSFETからなる補助スイッチ
Q2のような素子に置き換えるためにはこの素子をトラ
ンスTの巻線電圧、インダクタLの巻線電圧又は主スイ
ッチQ1 のゲートの駆動信号を用いて駆動することとな
る。
する一例が図8に示すような回路構成であるが、この場
合の課題は図9に示すように、主スイッチQ1 がターン
オンし、ダイオードD1 が導通を開始するタイミング
と、補助スイッチQ2 のゲートの駆動信号(VG-S )が
立ち下がるタイミングとが同時である点である。
立ち下がっても直ちにターンオフすることはできない。
このため、主スイッチQ1 がターンオン直後に補助スイ
ッチQ2 はまだオン状態となっており、この結果、ダイ
オードD1 、補助スイッチQ2 に図9に示すような大き
な短絡電流Ik が流れ、大きな損失が発生しまうことに
なる。
イッチング電源装置について図10を参照して説明す
る。尚、図8に示すスイッチング電源装置と同一の機能
を有する要素には同一の機能を付して示す。
グ電源装置は、図10に示すようにアクティブクランプ
用の補助スイッチQ2 のソースを、主スイッチQ1 のド
レインと接続する例であり、レベルシフト回路22を用
いて補助スイッチQ2 を駆動する構成である。
チQ1 と補助スイッチQ2 との同時のオン動作を防止す
るため、主スイッチQ1 のターンオン時用の第1のディ
レイ回路(遅れ時間td1)23と、補助スイッチQ2 の
ターンオン時用の第2のディレイ回路(遅れ時間td2)
24とを設け、PWM制御部21からの駆動信号(VD
R)を第1のディレイ回路23を介して図11に示すよ
うに遅れ時間td1を伴って主スイッチQ1 のゲートに供
給するとともに、PWM制御部21からの駆動信号(V
DR)をインバータ25により反転し、第2のディレイ回
路24を介して図11に示すように遅れ時間td2を伴っ
てレベルシフト回路22に入力し、このレベルシフト回
路22により補助スイッチQ2 のゲートを駆動するよう
になっている。また、前記主スイッチQ1 と並列にアク
ティブクランプ用のコンデンサCAを接続している。
イッチQ1 がオフすると、トランスTの励磁電流Im で
図11に示す主スイッチQ1 の寄生容量Crが充電さ
れ、主スイッチQ1 のドレイン電圧が上昇する。このド
レイン電圧がコンデンサCA のクランプ電圧VCAになる
と、補助スイッチQ2 の寄生ダイオードが導通し、主ス
イッチQ1 のドレイン電圧の上昇は停止する。
による励磁電流Im は、トランスTの1次側の電圧が主
スイッチQ1 オン時とは逆極性となるので減少に転じる
(図10に示す補助スイッチQ2 の電流ID は主スイッ
チQ1 のオフ期間の励磁電流を示している)。これによ
り、前記励磁電流ID は極性が反転し、さらに減少して
行く。即ち、コンデンサCA は充電から放電に転じる。
イミングで補助スイッチQ2 がオフすると、逆極性の励
磁電流ID が流れ続けるため、主スイッチQ1 と並列接
続の寄生容量Crは放電状態となり、この放電が完了し
主スイッチQ1 のドレイン電圧がゼロボルトになった後
にこの主スイッチQ1 がオンするように前記遅れ時間t
d1を設定している。このようにして主スイッチQ1 のタ
ーンオン時の損失を防止している。
オフ期間中オンさせる補助スイッチを有する場合、主ス
イッチの駆動信号又はトランス・インダクタ巻線電圧等
主スイッチの状態が変化することで変動する電圧を基に
補助スイッチのオン/オフ信号を作っていた。
ングを前提とし主スイッチのオフ期間が不定であること
に起因している。
時オンを回避し主スイッチがオンする前には補助スイッ
チをオフさせるためには複雑な回路が必要となり、又、
多少の問題があっても回路構成が複雑になることを避け
るため同時オンを許容し、損失を甘受していた。
であり主スイッチと補助スイッチの同時オンを回避し主
スイッチのターンオン時の損失を防止することができる
スイッチング電源装置を提供することを目的とする。
主スイッチのオフ時間をほぼ一定とし、オン時間を制御
するスイッチング動作により入力電圧のスイッチングを
行い、スイッチング出力をフォワード側及びフライホイ
ール側の整流素子からなる整流回路及び補助巻線を有す
るインダクタを含む平滑回路で整流平滑して直流出力を
得るとともに、整流回路に同期整流用の補助スイッチを
備えたフォワード方式のスイッチング電源装置におい
て、前記インダクタの補助巻線に誘起するインダクタ電
圧と前記直流出力とを検出し、インダクタ電圧が連続し
ている場合は主スイッチのオン時に同期整流用の補助ス
イッチをオフし、主スイッチがオフの期間内では主スイ
ッチがオフしてから一定時間の間同期整流用の補助スイ
ッチをオンさせ、前記直流出力の低下又は不連続時には
前記補助スイッチをオフする補助スイッチ制御回路を有
することを特徴とするものである。
回路によりインダクタ電圧が連続している場合は主スイ
ッチのオン時に同期整流用の補助スイッチをオフし、主
スイッチがオフの期間内では主スイッチがオフしてから
一定時間の間同期整流用の補助スイッチをオンさせるも
のであるから、前記主スイッチがオンするときフォワー
ド側の整流素子からフライホイール側の補助スイッチへ
短絡電流が流れることを確実に防止できる。
は前記補助スイッチをオフするようにしているので、直
流出力の低下又は不連続時におけるこのスイッチング電
源装置の不適切な動作を防止できる。
時間をほぼ一定とし、オン時間を制御するスイッチング
動作により入力電圧のスイッチングを行ってトランスの
一次巻線に入力し、トランスの二次巻線に接続したフォ
ワード側及びフライホイール側の整流素子からなる整流
回路及びインダクタを含む平滑回路で整流平滑して直流
出力を得るとともに、整流回路に同期整流用の補助スイ
ッチを備えたフォワード方式のスイッチング電源装置に
おいて、前記主スイッチのオフ状態を前記トランスの二
次巻線に誘起する誘起電圧により検出して同期整流用の
補助スイッチをオンさせるとともに、前記主スイッチの
オフ時間より短い所定の遅延時間経過後前記補助スイッ
チをオフさせる補助スイッチ制御回路を有することを特
徴とするものである。
状態を前記トランスの二次巻線に誘起する誘起電圧によ
り検出して同期整流用の補助スイッチをオンさせるとと
もに前記主スイッチのオフ時間より短い所定の遅延時間
経過後前記補助スイッチをオフさせるものであるから、
請求項1記載の発明の場合と同様、前記主スイッチがオ
ンするときフォワード側の整流素子からフライホイール
側の補助スイッチへ短絡電流が流れることを確実に防止
できる。
時間をほぼ一定とし、オン時間を制御するスイッチング
動作により入力電圧のスイッチングを行ってトランスの
一次巻線に入力し、トランスの二次巻線に接続したフォ
ワード側及びフライホイール側の整流素子からなる整流
回路及びインダクタを含む平滑回路で整流平滑して直流
出力を得るとともに、整流回路に同期整流用の補助スイ
ッチを備えたフォワード方式のスイッチング電源装置に
おいて、主スイッチのオン、オフに伴うトランスの二次
巻線の誘起電圧を検出する回路と、インダクタの誘起電
圧に伴う直流出力を検出する回路と、一定時間を計測す
る計測回路とを具備し、前記インダクタの誘起電圧が連
続し、主スイッチがオンしている間は補助スイッチをオ
フし、前記計測回路により主スイッチのオフ時点から一
定時間を計測してこの一定時間の間前記補助スイッチを
オンし、前記インダクタ電圧に連動する直流出力の低下
又は不連続時には前記補助スイッチをオフする補助スイ
ッチ制御回路を有することを特徴とするものである。
御回路の動作で請求項2記載の発明の場合と同様、前記
主スイッチがオンするときフォワード側の整流素子から
フライホイール側の補助スイッチへ短絡電流が流れるこ
とを確実に防止できる。
は前記補助スイッチをオフするようにしているので、直
流出力の低下又は不連続時におけるこのスイッチング電
源装置の不適切な動作を防止できる。
入力電圧のスイッチングを行ってトランスの一次巻線に
入力し、トランスの二次巻線に接続したフォワード側及
びフライホイール側の整流素子からなる整流回路及びイ
ンダクタを含む平滑回路で整流平滑して直流出力を得る
とともに、前記主スイッチと並列にアクテイブクランプ
用の容量素子及びアクテイブクランプ用の補助スイッチ
の直列回路を設けたスイッチング電源装置において、前
記主スイッチがオフしたことを検出し前記アクテイブク
ランプ用の補助スイッチをオンさせるとともに、前記主
スイッチのオフに伴う前記容量素子のクランプ作用を利
用して主スイッチがオフした後一定時間経過後アクテイ
ブクランプ用の補助スイッチをオフさせる回路と、主ス
イッチのオフ時間をほぼ一定とし、前記アクテイブクラ
ンプ用の補助スイッチがオフした後主スイッチを目標の
出力電圧となるようなオン時間幅で制御するオン時間制
御回路とを具備し、前記オン時間制御回路に依存せずに
前記アクテイブクランプ用の補助スイッチを駆動可能と
したことを特徴とするものである。
イブクランプ用の補助スイッチの駆動手段としてパルス
トランス等からなるレベルシフト回路が不要となり回路
構成の簡略化を図れる。
入力電圧のスイッチングを行ってトランスの一次巻線に
入力し、トランスの二次巻線に接続したフォワード側及
びフライホイール側の整流素子からなる整流回路及びイ
ンダクタを含む平滑回路で整流平滑して直流出力を得る
とともに、整流回路に同期整流用の主スイッチを備え、
前記主スイッチと並列にアクテイブクランプ用の容量素
子及びアクテイブクランプ用の補助スイッチの直列回路
を設けた同期整流方式とアクティブクランプ方式とを組
み合わせたフォワード方式のスイッチング電源装置にお
いて、主スイッチのオン、オフに伴うトランスの二次巻
線の誘起電圧を検出する回路と、インダクタの誘起電圧
に伴う直流出力を検出する回路と、一定時間を計測する
計測回路とを具備し、前記インダクタの誘起電圧が連続
し、主スイッチがオンしている間は補助スイッチをオフ
し、前記計測回路により主スイッチのオフ時点から一定
時間を計測してこの一定時間の間前記補助スイッチをオ
ンし、前記インダクタ電圧に連動する直流出力の低下又
は不連続時には前記補助スイッチをオフする補助スイッ
チ制御回路と、前記主スイッチがオフしたことを検出し
前記アクテイブクランプ用の補助スイッチをオンさせる
とともに、前記主スイッチのオフに伴う前記容量素子の
クランプ作用を利用して主スイッチがオフした後一定時
間経過後アクテイブクランプ用の補助スイッチをオフさ
せる回路と、主スイッチのオフ時間をほぼ一定とし、前
記アクテイブクランプ用の補助スイッチがオフした後主
スイッチを目標の出力電圧となるようなオン時間幅で制
御するオン時間制御回路とを有することを特徴とするも
のである。
発明の構成を組み合わせた構成で、前記主スイッチがオ
ンするときフォワード側の整流素子からフライホイール
側の補助スイッチへ短絡電流が流れることを確実に防止
でき、かつ、従来例のようなアクテイブクランプ用の補
助スイッチの駆動手段としてパルストランス等からなる
レベルシフト回路が不要となって回路構成の簡略化を図
れる。
を参照しながら説明する。
流方式のスイッチング電源装置は、図1に示すように電
源1からの直流電圧Vinを、オン時間制御回路(オフ時
間Toff 一定)2により所定のタイミングでゲートが駆
動制御される主スイッチング素子(以下「主スイッチ」
という)Q1 によりスイッチングして、一次巻線N1 、
二次次巻線N2を有するトランスTの一次巻線N1 に供
給し、トランスTの二次次巻線N2 に誘起するパルス電
圧(VT2)を、フォワード側のダイオードD1 、フライ
ホイール側のダイオードD2 により整流し、さらに、平
滑用のインダクタLの主巻線L1及び平滑コンデンサC0
により平滑して、所定の直流電圧として負荷Rに印加
するようになっている。平滑用のインダクタLは、所定
の誘起電圧VL を出力する補助巻線L2 を具備してい
る。
を、抵抗R10、フォトカプラPH1 、ツェナーダイオー
ド(ツェナー電圧VZ )ZDからなる帰還回路により帰
還し、これにより、オン時間制御回路2により前記主ス
イッチQ1 のゲートを所定のタイミングで駆動制御し、
この主スイッチQ1 をスイッチングさせるようになって
いる。
ドPDと、フオトトランジスタPT0 とを具備してい
る。
フライホイール側のダイオードD2の損失を低減する目
的で、このダイオードD2 と並列にMOSFETからな
る補助スイッチング素子(以下「補助スイッチ」とい
う)Q2 を接続するとともに、この補助スイッチQ2 の
ゲートを所定のタイミングで駆動する補助スイッチ制御
回路としてのゲート駆動回路3を備えている。
を検出する検出抵抗RS と、この検出抵抗RS により検
出する出力電流に基づく電圧と、基準電源E0 の所定の
基準電圧Vr とを比較するコンパレータ6と、前記補助
スイッチQ2 のゲートを駆動する3入力のアンドゲート
7とを有している。
をアンドゲート7の第1の入力端子に、前記誘起電圧V
L をバッファ4を通した後抵抗(抵抗値r)RT とコン
デンサ(容量値c)CT によるCR時定数回路、インバ
ータ(出力電圧V−)5を経てアンドゲート7の第3の
入力端子に、さらに、前記コンパレータ6の出力信号を
アンドゲート7の第2の入力端子に入力するように構成
している。
たダイオードである。
VT2、ダイオードD2 の両端電圧VK-A 、補助巻線L2
の誘起電圧VL 、インバータ5の出力電圧V−、主スイ
ッチQ1 のゲート電圧VG 、ダイオードD1 に流れる電
流IK のタイミング図を示す。
イッチング電源装置の作用を図2を参照して説明する。
動作において、前記補助スイッチQ2 は、図2に示す時
刻t3 以前(パルス電圧VT2がゼロとなる時刻t2 以
後)にオフする必要がある。これは、従来例で述べたよ
うに補助スイッチQ2 のオフ時点が時刻t3 又は時刻t
3 後であると、ダイオードD1 から補助スイッチQ2 へ
短絡電流が流れてしまうためである。
立ち上がり(時刻t0 )後、時定数Tcr<t3 のタイミ
ングで補助スイッチQ2 のゲート電圧VG が立ち下がる
ようにするものである。
を、アンドゲート7の第1の入力端子に入力するととも
に、前記誘起電圧VL をバッファ4を通した後抵抗RT
とコンデンサCT によるCR時定数回路に入力して前記
インバータ5により所定の出力電圧V−に変換してアン
ドゲート7の第3の入力端子に入力し、さらに、前記コ
ンパレータ6の出力信号をアンドゲート7の第2の入力
端子に入力して、アンドゲート7によりこれらのアンド
をとって前記補助スイッチQ2 のゲートの駆動信号を得
る。
ショルド電圧をVTHとし、バッファ4の出力電圧をVO
とすると、前記CR時定数回路の時定数Tcrは、Tcr=
−c×r×log(1−VTH/V0 )で表すことがで
き、この時定数Tcrの値が時刻t3 以前で適切となるよ
うに前記コンデンサCT ,抵抗RT を選定している。
ダイオードDX により、補助巻線L2 の誘起電圧VL の
立ち下がり時には、コンデンサCT の両端電圧を直ちに
ゼロボルトとする。
れ、前記インバータ5により変換された所定の出力電圧
V−と、前記誘起電圧VL とのアンドをとってアンドゲ
ート7から出力される駆動信号により補助スイッチQ2
のゲートを駆動し、前記補助スイッチQ2 を、図2に示
す時刻t3 以前にオフさせるとともに、前記インダクタ
Lの電流が不連続でコンパレータ6からの出力信号が小
さくとなる場合に、補助スイッチQ2 のゲート駆動を禁
止する信号をアンドゲート7に送り、補助スイッチQ2
をオフさせる。
フォワード方式のスイッチング電源装置を示す。尚、実
施の形態2のスイッチング電源装置において、実施の形
態1のスイッチング電源装置と同一の機能を有するもの
には同一の符号を付して示す。
は、実施の形態1のスイッチング電源装置と略同様な構
成であるが、実施の形態1の場合とは異なりトランスT
の二次巻線N2 の電圧VS を用い、ゲート駆動回路3A
により補助スイッチ(同期整流用MOSFET)Q2 の
ゲートの駆動信号を生成する構成としている。
流を検出する検出抵抗RS と、この検出抵抗RS により
検出する出力電流に基づく電圧と、基準電源E0 の所定
の基準電圧Vr とを比較するコンパレータ6と、フォワ
ード方式の二次巻線N2 の電圧VS と、コンパレータ6
の出力とのナンドをとるナンドゲート11と、ナンドゲ
ート11の出力を基に前記補助スイッチQ2 のゲートの
駆動信号を生成するタイマーIC12と、コンデンサ
C、抵抗Rによる時定数Tcr=1.1×c×rをもった
時定数回路とを有している。
源装置におけるトランスTの二次巻線N2 の電圧VT2、
ダイオードD2 の両端電圧VK-A 、フォワード方式にお
ける二次巻線N2 の電圧VS 、補助スイッチQ2 のゲー
ト電圧(タイマーIC12の出力)VG 、ダイオードD
1 に流れる電流IK のタイミング図を示す。
おいては、図4に示すように、実施の形態1のインダク
タLの補助巻線L2 の電圧VL とは異なり、フォワード
方式におけるトランスTの二次巻線N2 の電圧VS は主
スイッチQ1 のオフ期間一定ではなく、トランスTのリ
セット期間が完了すると、図4に示すように、0Vとな
る。
VS がハイとなった状態を保持し、時定数Tcrをもった
タイマーIC12の動作により、補助スイッチQ2 のゲ
ートの駆動信号を前記電圧VS が立ち下がった後もハイ
の状態に保持して、時定数Tcr経過後にゲートの駆動信
号をローにして、補助スイッチQ2 をオフさせる。これ
により、二次巻線N2 、ダイオードD2 に短絡電流が流
れることを防止している。
アクティブクランプ方式で、フォワード方式のスイッチ
ング電源装置を示す。尚、実施の形態3のスイッチング
電源装置において、実施の形態1のスイッチング電源装
置、図10に示す従来例と同一の機能を有するものには
同一の符号を付して示す。
間がほぼ一定で、オン時間を制御することで出力電圧を
制御するものである。また、タイマー回路16を利用
し、主スイッチQ1 のオフ時のドレイン電圧をクランプ
する。
御部21に代えて、オン時間制御回路(オフ時間一定)
15を用いたこと、アクティブクランプ用の補助スイッ
チQ21のゲートの駆動信号を、主スイッチQ1 のドライ
ブ信号から生成していことに代えて、主スイッチQ1 の
オフ時点からある一定時間後にタイマー回路16から駆
動信号が出力されるようにした点である。
グ電源装置の出力電圧をフォトカプラPH1 の出力電流
として1次側にフィードバックする比例電流回路IFB
と、基準電源(基準電圧Vcr)E1 が反転入力端子に、
比例電流回路IFBの出力が非反転入力端子に接続された
コンパレータ19と、コンパレータ19の非反転入力端
子と電源1の負極との間に接続したコンデンサCONと、
コンパレータ19の出力がセット端子(R)に、前記ト
ランスに設けた補助巻線N3 がリセット端子に接続され
るとともに、一方の出力端子Q*が前記主スイッチQ1
のゲートに、他方の出力端子QがトランジスタQC のベ
ースに接続されたRS ラッチ(LATCH)回路20
とを具備している。トランジスタQC のコレクタは前記
比例電流回路IFBの出力に、エミッタは電源1の負極に
接続されている。
圧を分圧する抵抗R11、R12と、インバータ17と、抵
抗RTA、コンデンサCTAからなる時定数回路と、アンド
ゲート18と、ダイオードDi と、アンドゲート18の
出力と補助スイッチQ21のゲートとに接続したゲート抵
抗RG とを有している。
源装置における主スイッチQ1 のゲート電圧VDR、前記
補助巻線N3 の誘起電圧Vy 、補助スイッチQ21のゲー
ト電圧VG 、主スイッチQ1 のドレイン電圧VD 、コン
デンサCONのに両端電圧、主スイッチQ1 のドレイン電
流ID 、補助スイッチQ21のドレイン電流ID のタイミ
ング図を示す。
する。
圧Vy が0になると、RS ラッチ回路20がリセット
され、一方の出力端子Q*がハイになり、主スイッチQ
1 がオンする。このタイミングを図10に示す時刻t0
とする。
なり、トランジスタQC がオフするため、コンデンサC
ONの電圧が比例電流回路IFBからの充電電流で図10に
示すように上昇していく。
出力電圧は、前記フォトカプラPH1 の出力電流として
検出され前記比例電流回路IFBに帰還される。
H1 に流れる電流に比例した電流が流出し、コンデンサ
CONを充電する。コンデンサCONの電圧が一定値Vcrに
達すると、コンパレータ19の出力がハイとなり、RS
ラッチ回路20がセットされ、一方の出力端子Q*がロ
ーに転じ、前記主スイッチQ1 がオフとなる。
高ければ、フォトカプラPH1 の電流が増大し、コンデ
ンサCONは短時間で充電され、従って、主スイッチQ1
のオン時間は短時間になり出力電圧は低下するよう動作
する。
示す時刻t1 であり、主スイッチQ1 がオフすると、主
スイッチQ1 の入力容量Ciss がトランスTの励磁電流
で充電され、主スイッチQ1 のドレイン電圧が上昇す
る。主スイッチQ1 のドレイン電圧の上昇はクランプ用
のコンデンサCA の電圧VCAによりクランプされる。
ードが導通する。このタイミングを時刻t2 とする。若
干の遅れ時間(補助スイッチQ21のゲート抵抗RG と補
助スイッチQ21のゲート入力容量Ciss とによる遅れ)
の後、補助スイッチQ21はオンする。
バータ17、構成されるタイマー回路16により生成さ
れる時定数Tcr=−rTA×cTA×log(1−VTH/V
O )経過後にオフとなる。rTAは抵抗RTAの抵抗値、c
TAはコンデンサCTAの容量値である。
レッショルド値であり、VO はインバータ17の出力電
圧である。この期間補助スイッチQ21のドレイン電流は
従来例と同様に途中で極性が反転する。
イミングが図6に示す時刻t3 である。このとき、トラ
ンスTの励磁電流は、従来例と同様に電源1側にに帰還
している。
このトランスTの励磁電流は主スイッチQ1 の寄生容量
(Coss )を放電させ、主スイッチQ1 のドレイン電圧
が低下する。この電圧が0Vまで低下したタイミングが
図6に示す時刻t0 である。
によれば、主スイッチQ1 のオン時のダイオードD1 と
補助スイッチQ21とを流れる短絡電流の発生を確実に防
止でき、また、従来例で述べたようなレベルシフト回路
も不要で回路構成の簡略化を図れる。
同期整流方式及びアクティブクランプ方式で、かつ、フ
ォワード方式のスイッチング電源装置を示す。尚、実施
の形態4のスイッチング電源装置において、前記実施の
形態2、実施の形態3のスイッチング電源装置と同一の
機能を有するものには同一の符号を付して示す。
形態3の各スイッチング電源装置の構成を組み合わせた
構成からなるものである。即ち、本実施の形態4のスイ
ッチング電源装置の動作は、同期整流方式の部分は、実
施の形態2の同期整流方式の場合と同様であり、また、
アクティブクランプ方式の部分は、実施の形態3のアク
ティブクランプ方式の場合と同様である。
ランプ側の時定数時定数Tcr=−rTA×cTA×log
(1−VTH/VO )を、同期整流側の時定数Tcr=1.
1×c×rより長く設定している点である。これによ
り、主スイッチQ1 のオン時のダイオードD1 と補助ス
イッチQ21とを流れる短絡電流の発生を確実に防止する
ものである。また、従来例で述べたようなレベルシフト
回路も不要で回路構成の簡略化を図れる。
成で主スイッチのオン時の整流素子と補助スイッチとを
流れる短絡電流の発生を確実に防止でき、また、安定し
た動作を発揮できるスイッチング電源装置を提供でき
る。
の回路構成で主スイッチのオン時の整流素子と補助スイ
ッチとを流れる短絡電流の発生を確実に防止でき、ま
た、回路構成の簡略化を図れるスイッチング電源装置を
提供できる。
びアクティブクランプ方式を組み合わせた構成で、主ス
イッチのオン時の整流素子と補助スイッチとを流れる短
絡電流の発生を確実に防止できるとともに安定した動作
を発揮し、かつ、回路構成の簡略化を図れるスイッチン
グ電源装置を提供できる。
を示す回路図である。
信号を示す図である。
を示す回路図である。
信号を示す図である。
を示す回路図である。
信号を示す図である。
を示す回路図である。
示す回路図である。
電源装置を示す回路図である。
グ電源装置の回路図である。
ッチング電源装置の各部の信号を示す図である。
Claims (5)
- 【請求項1】 主スイッチのオフ時間をほぼ一定とし、
オン時間を制御するスイッチング動作により入力電圧の
スイッチングを行い、スイッチング出力をフォワード側
及びフライホイール側の整流素子からなる整流回路及び
補助巻線を有するインダクタを含む平滑回路で整流平滑
して直流出力を得るとともに、整流回路に同期整流用の
補助スイッチを備えたフォワード方式のスイッチング電
源において、 前記インダクタの補助巻線に誘起するインダクタ電圧と
前記直流出力とを検出し、インダクタ電圧が連続してい
る場合は主スイッチのオン時に同期整流用の補助スイッ
チをオフし、主スイッチがオフの期間内では主スイッチ
がオフしてから一定時間の間同期整流用の補助スイッチ
をオンさせ、前記直流出力の低下又は不連続時には前記
補助スイッチをオフする補助スイッチ制御回路を有する
こと、 を特徴とするスイッチング電源装置。 - 【請求項2】 主スイッチのオフ時間をほぼ一定とし、
オン時間を制御するスイッチング動作により入力電圧の
スイッチングを行ってトランスの一次巻線に入力し、ト
ランスの二次巻線に接続したフォワード側及びフライホ
イール側の整流素子からなる整流回路及びインダクタを
含む平滑回路で整流平滑して直流出力を得るとともに、
整流回路に同期整流用の補助スイッチを備えたフォワー
ド方式のスイッチング電源装置において、 前記主スイッチのオフ状態を前記トランスの二次巻線に
誘起する誘起電圧により検出して同期整流用の補助スイ
ッチをオンさせるとともに、前記主スイッチのオフ時間
より短い所定の遅延時間経過後前記補助スイッチをオフ
させる補助スイッチ制御回路を有すること、 を特徴とするスイッチング電源装置。 - 【請求項3】 主スイッチのオフ時間をほぼ一定とし、
オン時間を制御するスイッチング動作により入力電圧の
スイッチングを行ってトランスの一次巻線に入力し、ト
ランスの二次巻線に接続したフォワード側及びフライホ
イール側の整流素子からなる整流回路及びインダクタを
含む平滑回路で整流平滑して直流出力を得るとともに、
整流回路に同期整流用の補助スイッチを備えたフォワー
ド方式のスイッチング電源装置において、 主スイッチのオン、オフに伴うトランスの二次巻線の誘
起電圧を検出する回路と、インダクタの誘起電圧に伴う
直流出力を検出する回路と、一定時間を計測する計測回
路とを具備し、前記インダクタの誘起電圧が連続し、主
スイッチがオンしている間は補助スイッチをオフし、前
記計測回路により主スイッチのオフ時点から一定時間を
計測してこの一定時間の間前記補助スイッチをオンし、
前記インダクタ電圧に連動する直流出力の低下又は不連
続時には前記補助スイッチをオフする補助スイッチ制御
回路を有すること、 を特徴とするスイッチング電源装置。 - 【請求項4】 主スイッチにより入力電圧のスイッチン
グを行ってトランスの一次巻線に入力し、トランスの二
次巻線に接続したフォワード側及びフライホイール側の
整流素子からなる整流回路及びインダクタを含む平滑回
路で整流平滑して直流出力を得るとともに、前記主スイ
ッチと並列にアクテイブクランプ用の容量素子及びアク
テイブクランプ用の補助スイッチの直列回路を設けたス
イッチング電源装置において、 前記主スイッチがオフしたことを検出し前記アクテイブ
クランプ用の補助スイッチをオンさせるとともに、前記
主スイッチのオフに伴う前記容量素子のクランプ作用を
利用して主スイッチがオフした後一定時間経過後アクテ
イブクランプ用の補助スイッチをオフさせる回路と、 主スイッチのオフ時間をほぼ一定とし、前記アクテイブ
クランプ用の補助スイッチがオフした後主スイッチを目
標の出力電圧となるようなオン時間幅で制御するオン時
間制御回路とを具備し、 前記オン時間制御回路に依存せずに前記アクテイブクラ
ンプ用の補助スイッチを駆動可能としたことを特徴とす
るスイッチング電源装置。 - 【請求項5】 主スイッチにより入力電圧のスイッチン
グを行ってトランスの一次巻線に入力し、トランスの二
次巻線に接続したフォワード側及びフライホイール側の
整流素子からなる整流回路及びインダクタを含む平滑回
路で整流平滑して直流出力を得るとともに、整流回路に
同期整流用の主スイッチを備え、前記主スイッチと並列
にアクテイブクランプ用の容量素子及びアクテイブクラ
ンプ用の補助スイッチの直列回路を設けた同期整流方式
とアクティブクランプ方式とを組み合わせたフォワード
方式のスイッチング電源装置において、 主スイッチのオン、オフに伴うトランスの二次巻線の誘
起電圧を検出する回路と、インダクタの誘起電圧に伴う
直流出力を検出する回路と、一定時間を計測する計測回
路とを具備し、前記インダクタの誘起電圧が連続し、主
スイッチがオンしている間は補助スイッチをオフし、前
記計測回路により主スイッチのオフ時点から一定時間を
計測してこの一定時間の間前記補助スイッチをオンし、
前記インダクタ電圧に連動する直流出力の低下又は不連
続時には前記補助スイッチをオフする補助スイッチ制御
回路と、 前記主スイッチがオフしたことを検出し前記アクテイブ
クランプ用の補助スイッチをオンさせるとともに、前記
主スイッチのオフに伴う前記容量素子のクランプ作用を
利用して主スイッチがオフした後一定時間経過後アクテ
イブクランプ用の補助スイッチをオフさせる回路と、 主スイッチのオフ時間をほぼ一定とし、前記アクテイブ
クランプ用の補助スイッチがオフした後主スイッチを目
標の出力電圧となるようなオン時間幅で制御するオン時
間制御回路と、 を有することを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35992297A JP4237283B2 (ja) | 1997-12-26 | 1997-12-26 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35992297A JP4237283B2 (ja) | 1997-12-26 | 1997-12-26 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11196571A true JPH11196571A (ja) | 1999-07-21 |
JP4237283B2 JP4237283B2 (ja) | 2009-03-11 |
Family
ID=18466993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35992297A Expired - Fee Related JP4237283B2 (ja) | 1997-12-26 | 1997-12-26 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4237283B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108712082A (zh) * | 2018-07-06 | 2018-10-26 | 华域汽车电动系统有限公司 | 一种抑制移相全桥次级侧电压振荡的控制电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04165958A (ja) * | 1990-10-26 | 1992-06-11 | Matsushita Electric Works Ltd | 電源装置 |
JPH0549248A (ja) * | 1991-08-13 | 1993-02-26 | Nec Corp | スイツチングレギユレータ |
JPH07298610A (ja) * | 1994-04-18 | 1995-11-10 | Nemitsuku Ramuda Kk | スイッチング電源装置 |
JPH099618A (ja) * | 1995-06-21 | 1997-01-10 | Shindengen Electric Mfg Co Ltd | 同期整流回路 |
JPH0984337A (ja) * | 1995-09-13 | 1997-03-28 | Nec Corp | 同期整流回路 |
JPH09294370A (ja) * | 1996-02-28 | 1997-11-11 | Nec Corp | パワー絶縁ゲート形fetを用いた電源回路 |
-
1997
- 1997-12-26 JP JP35992297A patent/JP4237283B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04165958A (ja) * | 1990-10-26 | 1992-06-11 | Matsushita Electric Works Ltd | 電源装置 |
JPH0549248A (ja) * | 1991-08-13 | 1993-02-26 | Nec Corp | スイツチングレギユレータ |
JPH07298610A (ja) * | 1994-04-18 | 1995-11-10 | Nemitsuku Ramuda Kk | スイッチング電源装置 |
JPH099618A (ja) * | 1995-06-21 | 1997-01-10 | Shindengen Electric Mfg Co Ltd | 同期整流回路 |
JPH0984337A (ja) * | 1995-09-13 | 1997-03-28 | Nec Corp | 同期整流回路 |
JPH09294370A (ja) * | 1996-02-28 | 1997-11-11 | Nec Corp | パワー絶縁ゲート形fetを用いた電源回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108712082A (zh) * | 2018-07-06 | 2018-10-26 | 华域汽车电动系统有限公司 | 一种抑制移相全桥次级侧电压振荡的控制电路 |
CN108712082B (zh) * | 2018-07-06 | 2024-02-06 | 华域汽车电动系统有限公司 | 一种抑制移相全桥次级侧电压振荡的控制电路 |
Also Published As
Publication number | Publication date |
---|---|
JP4237283B2 (ja) | 2009-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10158282B1 (en) | Switching power supply device | |
JP5928506B2 (ja) | スイッチング電源装置 | |
US6469484B2 (en) | Power supply circuit and method thereof to detect demagnitization of the power supply | |
US9564826B2 (en) | Current resonant power supply device | |
JP4748197B2 (ja) | 電源装置 | |
US7936575B2 (en) | Synchronous rectifier control using load condition determination | |
US7778049B2 (en) | Switching power supply | |
JP4682647B2 (ja) | スイッチング電源装置 | |
US8582326B2 (en) | Switching power supply apparatus | |
US10530235B1 (en) | Systems for and methods of synchronous rectification in a switching power converter | |
JP2009273329A (ja) | スイッチング電源装置 | |
JP2009284667A (ja) | 電源装置、および、その制御方法ならびに半導体装置 | |
JP2016135036A (ja) | 電源制御用半導体装置 | |
GB2387281A (en) | Switching power supply unit | |
US20080007976A1 (en) | Power supply device and electric appliance provided therewith | |
JP2007135277A (ja) | スイッチング電源装置 | |
CN111726004A (zh) | 电源控制装置以及开关电源 | |
JP2005353548A (ja) | コンデンサ充電回路 | |
JPH1155944A (ja) | スイッチング電源装置 | |
US9154043B2 (en) | Power source device and image forming apparatus | |
JP2020096434A (ja) | 電源装置及び画像形成装置 | |
US20040174721A1 (en) | Switching power supply unit | |
JP4237283B2 (ja) | スイッチング電源装置 | |
JP3141675B2 (ja) | スイッチング電源装置 | |
JP2004015993A (ja) | 無負荷時省電力電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |