JPH0548031B2 - - Google Patents
Info
- Publication number
- JPH0548031B2 JPH0548031B2 JP15284389A JP15284389A JPH0548031B2 JP H0548031 B2 JPH0548031 B2 JP H0548031B2 JP 15284389 A JP15284389 A JP 15284389A JP 15284389 A JP15284389 A JP 15284389A JP H0548031 B2 JPH0548031 B2 JP H0548031B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- reference potential
- signal
- amplifier
- limit reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はテレビジヨン映像信号をデジタル信号
に変換する映像信号Ａ−Ｄ変換装置に関する。
に変換する映像信号Ａ−Ｄ変換装置に関する。
近年、携帯用小型テレビ受像機として、ブラウ
ン管の代りに液晶表示パネルを使用した液晶テレ
ビ受像機が開発され、すでに実用化されている。
液晶表示パネルを使用してテレビ画像を表示させ
る場合、その階調数は液晶表示素子の能力から現
在では16階調程度が妥当であると考えられてい
る。上記16の階調信号は、４ビツトのＡ−Ｄ変換
装置によつて作ることができる。しかして、映像
信号を忠実にＡ／Ｄ変換するには映像信号の白レ
ベルから黒レベルまでをＡ−Ｄ変換しなければな
らず、その分解能は７ビツト以上必要とする。Ａ
−Ｄ変換装置は、コンパレータを用いて構成され
るもので、例えば４ビツト出力の場合は15個、５
ビツト出力の場合は13個、６ビツト出力の場合は
63個というように多数のコンパレータを必要と
し、分解能を向上すると構成が複雑化して非常に
い高価なものとなる。また、映像信号は、常に白
レベルから黒レベルまで変化しているわけではな
いので、映像信号の全範囲をＡ−Ｄ変換するとコ
ントラストが悪い。
ン管の代りに液晶表示パネルを使用した液晶テレ
ビ受像機が開発され、すでに実用化されている。
液晶表示パネルを使用してテレビ画像を表示させ
る場合、その階調数は液晶表示素子の能力から現
在では16階調程度が妥当であると考えられてい
る。上記16の階調信号は、４ビツトのＡ−Ｄ変換
装置によつて作ることができる。しかして、映像
信号を忠実にＡ／Ｄ変換するには映像信号の白レ
ベルから黒レベルまでをＡ−Ｄ変換しなければな
らず、その分解能は７ビツト以上必要とする。Ａ
−Ｄ変換装置は、コンパレータを用いて構成され
るもので、例えば４ビツト出力の場合は15個、５
ビツト出力の場合は13個、６ビツト出力の場合は
63個というように多数のコンパレータを必要と
し、分解能を向上すると構成が複雑化して非常に
い高価なものとなる。また、映像信号は、常に白
レベルから黒レベルまで変化しているわけではな
いので、映像信号の全範囲をＡ−Ｄ変換するとコ
ントラストが悪い。
本発明は上記の点に鑑みてなされたもので、映
像信号のレベルに応じてＡ−Ｄ変換のレベルを変
えることにより、レベル分解能の低いＡ−Ｄコン
バータを使用してレベル分解能の高いＡ−Ｄ変換
を行あうことができ、コントラストの良い画像を
表示し得る映像信号Ａ−Ｄ変換装置を提供するこ
とを目的とする。
像信号のレベルに応じてＡ−Ｄ変換のレベルを変
えることにより、レベル分解能の低いＡ−Ｄコン
バータを使用してレベル分解能の高いＡ−Ｄ変換
を行あうことができ、コントラストの良い画像を
表示し得る映像信号Ａ−Ｄ変換装置を提供するこ
とを目的とする。
すなわち、本発明は映像信号をローパスフイル
タを介させることによりその平均値に追従する信
号を抽出し、この抽出信号と上位側固定電位とか
らＡ−Ｄ変換の上限基準電位を作り、抽出信号と
下位側固定電位とから下限基準電位を作ることに
より、映像信号の変化に追従してＡ−Ｄ変換のレ
ベルが変わるので、レベル分解能の低いＡ−Ｄコ
ンバータを使用してもコントラストの良い画像を
表示できるようにしたものである。
タを介させることによりその平均値に追従する信
号を抽出し、この抽出信号と上位側固定電位とか
らＡ−Ｄ変換の上限基準電位を作り、抽出信号と
下位側固定電位とから下限基準電位を作ることに
より、映像信号の変化に追従してＡ−Ｄ変換のレ
ベルが変わるので、レベル分解能の低いＡ−Ｄコ
ンバータを使用してもコントラストの良い画像を
表示できるようにしたものである。
以下図面を参照して本発明の一実施例を説明す
る。第１図は液晶テレビ受像機における主要部の
構成を示したものである。同図において１は映像
増幅回路で、映像検波回路（図示せず）からの信
号を増幅し、同期分離回路２及びＡ−Ｄ変換装置
３へ出力する。また、映像増幅回路１の出力信号
の一部は、音声増幅回路（図示せず）へ送られ
る。上記同期分離路２は、入力された映像信号中
から水平及び垂直同期信号を分離し、制御回路４
へ出力する。この制御回路４はシフトレジスタ５
を介して第１駆動回路６に駆動タイミング信号を
与えると共に第２駆動回路７にタイミング信号を
与える。上記第１駆動回路６は、液晶表示パネル
８の垂直方向に対する走査を行ない、第２駆動回
路７は液晶表示パネル８の水平方向に対する走査
を行なう。また、制御回路４は、映像信号を１水
平走査おきに選択するチツプイネーブル信号
を発生し、Ａ−Ｄ変換装置３へ与える。このＡ−
Ｄ変換装置３は、基準電位発生回路１１、コンパ
レータ１２1〜１２o、デコーダ１３、バイアス回
路１４を主体として構成される。上記基準電位発
生回路１１は詳細を後述するように、映像信号の
白レベル電圧、黒レベル電圧に応じて低レベルの
基準電位VL及び高レベルの基準電位VHを発生す
るもので、この基準電位VL，VHは、直接あるい
は抵抗R1〜Rnで分圧されてコンパレータ１２1〜
１２oの基準端子に入力される。そして、上記コ
ンパレータ１２1〜１２oの比較端子には、映像増
幅回路１の出力信号が与えられる。一方、バイア
ス回路１４は、チツプイネーブル信号CEに同期
して動作し、コンパレータ１２1〜１２oにバイア
スを与える。コンパレータ１２1〜１２oはバイア
ス回路１４からバイアスが与えられてる間動作
し、その出力信号をデコーダ１３へ入力する。こ
のデコーダ１３は、入力信号を例えば４ビツトの
デジタル信号にデコードし、Ａ−Ｄ変換装置３の
出力としてシフトレジスタ９へ送出する。このシ
フトレジスタ９は、例えば液晶表示パネル８が
120×160ドツト２重マトリクスの場合、４ビツト
×320段に構成される。そして、上記シフトレジ
スタ９に入力されたデータは、バツフア１０を介
して第２駆動回路７へ送られる。この第２駆動回
路７は、バツフア１０の出力に対し、制御回路４
からの輝度パルスに基づいて輝度変調し、液晶表
示パネル８に駆動バイアスを与える。
る。第１図は液晶テレビ受像機における主要部の
構成を示したものである。同図において１は映像
増幅回路で、映像検波回路（図示せず）からの信
号を増幅し、同期分離回路２及びＡ−Ｄ変換装置
３へ出力する。また、映像増幅回路１の出力信号
の一部は、音声増幅回路（図示せず）へ送られ
る。上記同期分離路２は、入力された映像信号中
から水平及び垂直同期信号を分離し、制御回路４
へ出力する。この制御回路４はシフトレジスタ５
を介して第１駆動回路６に駆動タイミング信号を
与えると共に第２駆動回路７にタイミング信号を
与える。上記第１駆動回路６は、液晶表示パネル
８の垂直方向に対する走査を行ない、第２駆動回
路７は液晶表示パネル８の水平方向に対する走査
を行なう。また、制御回路４は、映像信号を１水
平走査おきに選択するチツプイネーブル信号
を発生し、Ａ−Ｄ変換装置３へ与える。このＡ−
Ｄ変換装置３は、基準電位発生回路１１、コンパ
レータ１２1〜１２o、デコーダ１３、バイアス回
路１４を主体として構成される。上記基準電位発
生回路１１は詳細を後述するように、映像信号の
白レベル電圧、黒レベル電圧に応じて低レベルの
基準電位VL及び高レベルの基準電位VHを発生す
るもので、この基準電位VL，VHは、直接あるい
は抵抗R1〜Rnで分圧されてコンパレータ１２1〜
１２oの基準端子に入力される。そして、上記コ
ンパレータ１２1〜１２oの比較端子には、映像増
幅回路１の出力信号が与えられる。一方、バイア
ス回路１４は、チツプイネーブル信号CEに同期
して動作し、コンパレータ１２1〜１２oにバイア
スを与える。コンパレータ１２1〜１２oはバイア
ス回路１４からバイアスが与えられてる間動作
し、その出力信号をデコーダ１３へ入力する。こ
のデコーダ１３は、入力信号を例えば４ビツトの
デジタル信号にデコードし、Ａ−Ｄ変換装置３の
出力としてシフトレジスタ９へ送出する。このシ
フトレジスタ９は、例えば液晶表示パネル８が
120×160ドツト２重マトリクスの場合、４ビツト
×320段に構成される。そして、上記シフトレジ
スタ９に入力されたデータは、バツフア１０を介
して第２駆動回路７へ送られる。この第２駆動回
路７は、バツフア１０の出力に対し、制御回路４
からの輝度パルスに基づいて輝度変調し、液晶表
示パネル８に駆動バイアスを与える。
次に上記基準電位発生回路１１の詳細について
第２図により説明する。映像増幅回路１から送ら
れてくる映像信号は、積分回路２１を介してOP
アンプ２２の＋入力端子入力される。このOPア
ンプ２２は、ボルテージフオロアのバツフアとし
て用いられるもので、その出力は自己の−入力端
子へ入力されると共に抵抗２３を介してOPアン
プ２４の−入力端子へ入力される。このOPアン
プの＋入力端子には1/2VCCの直流電圧が与えら
れる。そして、上記OPアンプ２４の出力は、抵
抗２５を介して自己の−入力端子へ入力される。
上記OPアンプ２４は、直流反転アンプとして用
いられるもので、その出力は抵抗２６を介して
OPアンプ２７の−入力端子へ入力されると共に、
抵抗２８を介してOPアンプ２９の−入力端子へ
入力される。また。上記OPアンプ２７，２９の
＋入力端子には、1/2VCCの電圧が与えられる。
さらに、VCCの電圧を抵抗３０、可変抵抗３１、
抵抗３２の直列回路によつて分圧しており、抵抗
３０と可変抵抗３１との間の分圧電圧がOPアン
プ２９の−入力端子へ供給され、可変抵抗３１と
抵抗３２との間の分圧電圧がOPアンプ２７の−
入力端子に供給される。また、OPアンプ２７，
２９の出力は、それぞれ抵抗３３，３４を介して
自己の−入力端子に入力される。そして、OPア
ンプ２７の出力が基準電位VHとして、OPアンプ
２９の出力が基準電位VLとして取出される。
第２図により説明する。映像増幅回路１から送ら
れてくる映像信号は、積分回路２１を介してOP
アンプ２２の＋入力端子入力される。このOPア
ンプ２２は、ボルテージフオロアのバツフアとし
て用いられるもので、その出力は自己の−入力端
子へ入力されると共に抵抗２３を介してOPアン
プ２４の−入力端子へ入力される。このOPアン
プの＋入力端子には1/2VCCの直流電圧が与えら
れる。そして、上記OPアンプ２４の出力は、抵
抗２５を介して自己の−入力端子へ入力される。
上記OPアンプ２４は、直流反転アンプとして用
いられるもので、その出力は抵抗２６を介して
OPアンプ２７の−入力端子へ入力されると共に、
抵抗２８を介してOPアンプ２９の−入力端子へ
入力される。また。上記OPアンプ２７，２９の
＋入力端子には、1/2VCCの電圧が与えられる。
さらに、VCCの電圧を抵抗３０、可変抵抗３１、
抵抗３２の直列回路によつて分圧しており、抵抗
３０と可変抵抗３１との間の分圧電圧がOPアン
プ２９の−入力端子へ供給され、可変抵抗３１と
抵抗３２との間の分圧電圧がOPアンプ２７の−
入力端子に供給される。また、OPアンプ２７，
２９の出力は、それぞれ抵抗３３，３４を介して
自己の−入力端子に入力される。そして、OPア
ンプ２７の出力が基準電位VHとして、OPアンプ
２９の出力が基準電位VLとして取出される。
次に上記実施例の動作について第３図に示す各
部の信号波形を参照して説明する。映像増幅回路
１からは、第３図ａに示すような映像信号ａが出
力され、Ａ−Ｄ変換装置３へ入力される。上記映
像信号ａは、まず、積分回路２１で積分され、次
いでOPアンプ２２で増幅されて第３図ｂに示す
ような信号ｂとなる。すなわち、この信号ｂは、
映像信号ａの平均値の変化に追従して変化する。
そして、上記信号ｂは、OPアンプ４で反転増幅
され、第３図ｃに示す信号波形となる。すなわ
ち、OPアンプ２４の出力信号ｃは、OPアンプ２
４の基準電圧として1/2VCCが与えられているの
で、 ｃ＝（1/2VCC−ｂ）＋1/2VCC ＝VCC−ｂ となる。上記OPアンプ２４の出力ｃは、OPアン
プ２７で反転増幅されて第３図ｅに示す信号つま
り、基準電位VHとなる。ことき、OPアンプ２７
の＋端子には1/2VCCの電圧が入力され、一端子
には可変抵抗３１抵抗３２との間の分圧電圧ｄが
与えられているので、OPアンプ２７の出力ｅは、 ｅ＝VH＝（1/2VCC−ｄ） ＋（1/2VCC−ｄ）＋1/2VCC ＝3/2VCC−ｃ−ｄ ＝3/2VCC−（VCC−ｂ）−ｄ ＝1/2VCC＋ｂ−ｄ となる。上記分圧電圧ｄは、例えば第３図ｄに示
すように1/2VCCより低い値に設定されるので、
基準電圧VHはハイレベルとなる。また、上記OP
アンプ２４の出力は、OPアンプ２９で反転増幅
されて第３図ｇに示す信号ｇつまり基準電位VL
となる。このときOPアンプ２９の＋端子には1/2
VCCの電圧が入力され、−端子には抵抗３０と可
変抵抗３１との間の分圧電圧が与えられているの
で、Ｏアンプ２９の出力ｇは、 ｇ＝VL＝（1/2VCC−ｃ） ＋（1/2VCC−ｆ）＋1/2VCC ＝3/2VCC−ｃ−ｆ ＝3/2VCC−（VCC−ｂ）−ｆ ＝1/2VCC＋ｂ−ｆ となる。上記分圧電圧ｆは、例えば第３図ｆに示
すように1/2VCCより高い値に設定されるので、
基準電圧VLはローレベルとなる。なお、分圧電
圧ｄ，ｆは、可変抵抗３１の調整によつて変化す
るので、可変抵抗３１操作によつて基準電圧VH，
VLのレベル調整を行なうことができる。また、
基準電位VH，VLは、前記の計算式からも明らか
なようにOPアンプ２２の出力ｂに応じて変化す
る。すなわち、基準電位VH，VLは映像信号の平
均値の変化に追従して変化する。
部の信号波形を参照して説明する。映像増幅回路
１からは、第３図ａに示すような映像信号ａが出
力され、Ａ−Ｄ変換装置３へ入力される。上記映
像信号ａは、まず、積分回路２１で積分され、次
いでOPアンプ２２で増幅されて第３図ｂに示す
ような信号ｂとなる。すなわち、この信号ｂは、
映像信号ａの平均値の変化に追従して変化する。
そして、上記信号ｂは、OPアンプ４で反転増幅
され、第３図ｃに示す信号波形となる。すなわ
ち、OPアンプ２４の出力信号ｃは、OPアンプ２
４の基準電圧として1/2VCCが与えられているの
で、 ｃ＝（1/2VCC−ｂ）＋1/2VCC ＝VCC−ｂ となる。上記OPアンプ２４の出力ｃは、OPアン
プ２７で反転増幅されて第３図ｅに示す信号つま
り、基準電位VHとなる。ことき、OPアンプ２７
の＋端子には1/2VCCの電圧が入力され、一端子
には可変抵抗３１抵抗３２との間の分圧電圧ｄが
与えられているので、OPアンプ２７の出力ｅは、 ｅ＝VH＝（1/2VCC−ｄ） ＋（1/2VCC−ｄ）＋1/2VCC ＝3/2VCC−ｃ−ｄ ＝3/2VCC−（VCC−ｂ）−ｄ ＝1/2VCC＋ｂ−ｄ となる。上記分圧電圧ｄは、例えば第３図ｄに示
すように1/2VCCより低い値に設定されるので、
基準電圧VHはハイレベルとなる。また、上記OP
アンプ２４の出力は、OPアンプ２９で反転増幅
されて第３図ｇに示す信号ｇつまり基準電位VL
となる。このときOPアンプ２９の＋端子には1/2
VCCの電圧が入力され、−端子には抵抗３０と可
変抵抗３１との間の分圧電圧が与えられているの
で、Ｏアンプ２９の出力ｇは、 ｇ＝VL＝（1/2VCC−ｃ） ＋（1/2VCC−ｆ）＋1/2VCC ＝3/2VCC−ｃ−ｆ ＝3/2VCC−（VCC−ｂ）−ｆ ＝1/2VCC＋ｂ−ｆ となる。上記分圧電圧ｆは、例えば第３図ｆに示
すように1/2VCCより高い値に設定されるので、
基準電圧VLはローレベルとなる。なお、分圧電
圧ｄ，ｆは、可変抵抗３１の調整によつて変化す
るので、可変抵抗３１操作によつて基準電圧VH，
VLのレベル調整を行なうことができる。また、
基準電位VH，VLは、前記の計算式からも明らか
なようにOPアンプ２２の出力ｂに応じて変化す
る。すなわち、基準電位VH，VLは映像信号の平
均値の変化に追従して変化する。
しかして、上記基準電圧発生回路１１から出力
される基準電位VH，VLは、直接あるいは抵抗R1
〜Rnによる分圧されてコンパレータ１２1〜１２
ｏに基準電圧として入力される。上記コンパレー
タ１２1〜１２oは、映像増幅回路１から出力さる
映像信号を基準電位VH，VLに従つて取出し、デ
コーダ１３を介して４ビツトのデータに変換す
る。従つて常に映像信号の平均値付近に対するＡ
−Ｄ変換が行なわれる。すなわち、黒つぽい画像
の時は映像信号の平均値が低いので基準電位VH，
VLが低くなり、また、白つぽい画像の時は映像
信号の平均値が高いので基準電位が高くなつて映
像信号の平均値付近に対するＡ−Ｄ変換が行なわ
れる。そして、Ａ−Ｄ変換装置３でＡ−Ｄ変換さ
れた４ビツトのデータは、シフトレジスタ９に書
込まれ、バツフア１０を介して第２駆動回路７へ
送られ、液晶表示パネル８において表示される。
される基準電位VH，VLは、直接あるいは抵抗R1
〜Rnによる分圧されてコンパレータ１２1〜１２
ｏに基準電圧として入力される。上記コンパレー
タ１２1〜１２oは、映像増幅回路１から出力さる
映像信号を基準電位VH，VLに従つて取出し、デ
コーダ１３を介して４ビツトのデータに変換す
る。従つて常に映像信号の平均値付近に対するＡ
−Ｄ変換が行なわれる。すなわち、黒つぽい画像
の時は映像信号の平均値が低いので基準電位VH，
VLが低くなり、また、白つぽい画像の時は映像
信号の平均値が高いので基準電位が高くなつて映
像信号の平均値付近に対するＡ−Ｄ変換が行なわ
れる。そして、Ａ−Ｄ変換装置３でＡ−Ｄ変換さ
れた４ビツトのデータは、シフトレジスタ９に書
込まれ、バツフア１０を介して第２駆動回路７へ
送られ、液晶表示パネル８において表示される。
よつて、映像信号の全範囲はなく、変化がゆる
やかな映像信号の平均値付近の所定範囲をＡ−Ｄ
変換するようにしているので、レベル分解能の低
いＡ−Ｄコンバータを使用してレベル分解能の高
いＡ−Ｄ変換を行なうことができ、コントラスト
の良い画像を表示することができる。またＡ−Ｄ
コンバータは、レベル分解能の低いものを使用で
きるので、コンパレータの使用数を減少しても構
成を簡易変でき、コストの低下を計る得るもので
ある。
やかな映像信号の平均値付近の所定範囲をＡ−Ｄ
変換するようにしているので、レベル分解能の低
いＡ−Ｄコンバータを使用してレベル分解能の高
いＡ−Ｄ変換を行なうことができ、コントラスト
の良い画像を表示することができる。またＡ−Ｄ
コンバータは、レベル分解能の低いものを使用で
きるので、コンパレータの使用数を減少しても構
成を簡易変でき、コストの低下を計る得るもので
ある。
また、映像信号のレベルＡ−Ｄ変換の基準電位
の相対的な変化は、映像信号のレベル変化に対し
て積分回路２１の時定数によつて定まる遅延時間
をもつて追従するから、画面の一部分の輝度が他
の部分に影響を与えることなく、画面全体の輝度
変化に応じたコントラストの制御をすることがで
きる。
の相対的な変化は、映像信号のレベル変化に対し
て積分回路２１の時定数によつて定まる遅延時間
をもつて追従するから、画面の一部分の輝度が他
の部分に影響を与えることなく、画面全体の輝度
変化に応じたコントラストの制御をすることがで
きる。
以上述べたように、本発明によれば、映像信号
をローパスフイルタを介させることによりその平
均値に追従する信号を抽出し、この抽出信号と上
位側固定電位とからＡ−Ｄ変換の上限基準電位を
作り、抽出信号と下位側固定電位とから下限基準
電位を作ることにより、映像信号の変化に追従し
てＡ−Ｄ変換のレベルが変わるので、レベル分解
能の低いＡ−Ｄコンバータを使用してもコントラ
ストの良い画像を表示することができる。
をローパスフイルタを介させることによりその平
均値に追従する信号を抽出し、この抽出信号と上
位側固定電位とからＡ−Ｄ変換の上限基準電位を
作り、抽出信号と下位側固定電位とから下限基準
電位を作ることにより、映像信号の変化に追従し
てＡ−Ｄ変換のレベルが変わるので、レベル分解
能の低いＡ−Ｄコンバータを使用してもコントラ
ストの良い画像を表示することができる。
図面は本発明の一実施例を示すもので、第１図
は回路構成図、第２図は第１図におけるＡ−Ｄ変
換装置内の基準電位発生回路の詳細を示す回路
図、第３図ａ〜ｇは第２図における各部の動作信
号波形図である。 ３……Ａ−Ｄ変換装置、１１……基準電位発生
回路、１２1〜１２o……コンパレータ、１３……
デコーダ、１４……バイアス回路、２１……積分
回路、２２，２，２７，２９……OPアンプ。
は回路構成図、第２図は第１図におけるＡ−Ｄ変
換装置内の基準電位発生回路の詳細を示す回路
図、第３図ａ〜ｇは第２図における各部の動作信
号波形図である。 ３……Ａ−Ｄ変換装置、１１……基準電位発生
回路、１２1〜１２o……コンパレータ、１３……
デコーダ、１４……バイアス回路、２１……積分
回路、２２，２，２７，２９……OPアンプ。
Claims (1)
- 【特許請求の範囲】 １ 映像信号を上限基準電位として下限基準電位
との間でデジタル信号に変換するＡ−Ｄ変換装置
において、 映像信号が入力され外映像信号ま平均値に応じ
た信号を出力するローパスフイルタと、 第１の電位を供給する手段と、 第２の電位を供給する手段と、 上記第１の電位と上記ローパスフイルタの出力
を加算して、映像信号の平均値を変化に連動して
変化するＡ−Ｄ変換の上限基準電位を敗勢する上
限基準電位発生手段と、 上記第２の電位と上記ローパスフイルタの出力
を加算して、映像信号の平均値の変化に連動して
変化するＡ−Ｄ変換の下限基準電位を発生する下
限基準電位発生手段と、 上記上限基準電位発生手段により発生された上
限基準電位と下限基準電位発生手段により発生さ
れた下限基準電位との間で映像信号をＡ−Ｄ変換
するＡ−２変換手段と を具備したことを特徴とする映像信号Ａ−Ｄ変換
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152843A JPH0235873A (ja) | 1989-06-15 | 1989-06-15 | 映像信号ａ―ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152843A JPH0235873A (ja) | 1989-06-15 | 1989-06-15 | 映像信号ａ―ｄ変換装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57046776A Division JPS58164387A (ja) | 1982-03-24 | 1982-03-24 | 映像信号ａ−ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0235873A JPH0235873A (ja) | 1990-02-06 |
| JPH0548031B2 true JPH0548031B2 (ja) | 1993-07-20 |
Family
ID=15549345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152843A Granted JPH0235873A (ja) | 1989-06-15 | 1989-06-15 | 映像信号ａ―ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0235873A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5058928A (ja) * | 1973-09-26 | 1975-05-22 |
-
1989
- 1989-06-15 JP JP1152843A patent/JPH0235873A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5058928A (ja) * | 1973-09-26 | 1975-05-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0235873A (ja) | 1990-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH045313B2 (ja) | ||
| US4642693A (en) | Television video signal A/D converter apparatus | |
| JPH0783487B2 (ja) | カラ−映像信号のレベルコントロ−ル回路 | |
| JP3904394B2 (ja) | 画像処理回路、画像処理方法、電気光学装置、および電子機器 | |
| JPH0736405A (ja) | 表示装置の階調補正方式 | |
| JPS6358512B2 (ja) | ||
| JPH0544878B2 (ja) | ||
| JPH0548031B2 (ja) | ||
| JPH0328113B2 (ja) | ||
| JP2508941B2 (ja) | 映像信号ａ−ｄ変換装置 | |
| JPH06161384A (ja) | 液晶ガンマ補正回路 | |
| JPS5883478A (ja) | 受信チヤンネル表示回路 | |
| JP3226090B2 (ja) | 液晶画像表示装置 | |
| JPH01112878A (ja) | 画像表示装置のコントラスト調整回路 | |
| JP2569301B2 (ja) | Ａ／ｄ変換装置 | |
| JPH05328269A (ja) | 液晶表示装置 | |
| JPH07129125A (ja) | 画素配列表示装置 | |
| JPS58179072A (ja) | 階調信号発生回路 | |
| JPH04167674A (ja) | 画像表示装置 | |
| JPS6243341Y2 (ja) | ||
| KR920009891B1 (ko) | 평면 디스플레이 소자의 구동회로 | |
| JPS62276973A (ja) | テレビジョン受像機 | |
| JPS62188477A (ja) | 映像信号のレベルコントロ−ル回路 | |
| JPH0314871Y2 (ja) | ||
| JPS6160089A (ja) | 画像表示装置 |