JPH04167674A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH04167674A JPH04167674A JP2289893A JP28989390A JPH04167674A JP H04167674 A JPH04167674 A JP H04167674A JP 2289893 A JP2289893 A JP 2289893A JP 28989390 A JP28989390 A JP 28989390A JP H04167674 A JPH04167674 A JP H04167674A
- Authority
- JP
- Japan
- Prior art keywords
- reference potential
- circuit
- video signal
- upper limit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 230000000694 effects Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000006731 degradation reaction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、映像信号をＡ／Ｄ変換して得られるデジタ
ルデータに基づいて画像を表示する画像表示装置に関す
る。
ルデータに基づいて画像を表示する画像表示装置に関す
る。
〔１来技術〕
液晶テレビなとの映像信号をＡ／Ｄ変換して得られるデ
ジタルデータに基づいて画像を表示する画像表示装置が
知られている。この種の画像表示装置は例えば第８図に
示すように、コモン電極とセグメント電極がマトリクス
状に配列された液晶表示パネル１に画像を表示するもの
で、第９図に示すように映像信号をＡ／Ｄ変換回路２に
より上限基準電位ＶＨ及び下限基準電位ＶＬの間でＡ／
Ｄ変換してセグメントドライバ３に供給すると共に、コ
モンドライバ４によりコモン電極を走査して液晶表示パ
ネルを駆動し、セグメントドライバ３に入力されたデジ
タルデータに基づいて階調表示を行なうものである。な
お、第８図において５は垂直同期信号φＶと水平同期信
号φＨに同期してセグメントドライバ３及びコモンドラ
イバ４のタイミングを制御するタイミング制御回路であ
る。
ジタルデータに基づいて画像を表示する画像表示装置が
知られている。この種の画像表示装置は例えば第８図に
示すように、コモン電極とセグメント電極がマトリクス
状に配列された液晶表示パネル１に画像を表示するもの
で、第９図に示すように映像信号をＡ／Ｄ変換回路２に
より上限基準電位ＶＨ及び下限基準電位ＶＬの間でＡ／
Ｄ変換してセグメントドライバ３に供給すると共に、コ
モンドライバ４によりコモン電極を走査して液晶表示パ
ネルを駆動し、セグメントドライバ３に入力されたデジ
タルデータに基づいて階調表示を行なうものである。な
お、第８図において５は垂直同期信号φＶと水平同期信
号φＨに同期してセグメントドライバ３及びコモンドラ
イバ４のタイミングを制御するタイミング制御回路であ
る。
しかして、最近ではこの種の画像表示装置の高精細化が
進み、画素密度が飛躍的に増大している。
進み、画素密度が飛躍的に増大している。
しかしながら、このような高精細型の画像表示装置に白
黒画像を表示すると、映像信号に色信号か含まれていな
いため画像の濃淡が等高線縞となって画質を低下させる
という問題があった。
黒画像を表示すると、映像信号に色信号か含まれていな
いため画像の濃淡が等高線縞となって画質を低下させる
という問題があった。
この発明は上記事情に鑑みて成されたもので、画像の濃
淡か等高線縞となって画質を低下させることのない画像
表示装置を提供することを目的とする。
淡か等高線縞となって画質を低下させることのない画像
表示装置を提供することを目的とする。
この発明は、Ａ／Ｄ変換回路の上限基準電位及び下限基
準電位の少なくとも一方を規則的に変化させる手段を設
けたことを特徴とするものである。
準電位の少なくとも一方を規則的に変化させる手段を設
けたことを特徴とするものである。
また、この発明は、Ａ／Ｄ変換回路の上限基準電位及び
下限基準電位の少なくとも一方を不規則に変化させる手
段を設けたことを特徴とするものである。
下限基準電位の少なくとも一方を不規則に変化させる手
段を設けたことを特徴とするものである。
〔作 用〕
上記のように構成することによって、Ａ／Ｄ変換回路が
映像信号をＡ／Ｄ変換する際の基準電位が固定ではなく
規則的に又は不規則に変化するので、映像信号にゆらぎ
を付けることができ、これか表示画像の等高線縞の境界
線をぼかす効果となって現われて、画質の低下を防くこ
とができる。
映像信号をＡ／Ｄ変換する際の基準電位が固定ではなく
規則的に又は不規則に変化するので、映像信号にゆらぎ
を付けることができ、これか表示画像の等高線縞の境界
線をぼかす効果となって現われて、画質の低下を防くこ
とができる。
以下、図面を参照してこの発明の実施例について説明す
る。
る。
第１図はこの発明の一実施例を示すもので、１は液晶表
示パネル、２はＡ／Ｄ変換回路、３はセグメントドライ
バ、４はコモンドライバであり、第８図に示したものと
同しである。１１はＡ／Ｄ変換回路２に供給される上限
基準電位ＶＨを変調するための基準電圧変調回路であり
、詳細は後述するがタイミング制御回路１２から供給さ
れるタイミング信号と水平同期信号φＨに応して上限基
準電位ＶＨを変調する。タイミング制御回路１２は垂直
同期信号φＶと水平同期信号φＨに同期してセグメント
ドライバ３及びコモンドライバ４のタイミングを制御す
ると共に、第３図に示す切換信号ＣＨ及び２相のりｏ
ツク信号ＣＫＩ、ＣＦ２を発生して基準電圧変調回路１
１へ供給する。
示パネル、２はＡ／Ｄ変換回路、３はセグメントドライ
バ、４はコモンドライバであり、第８図に示したものと
同しである。１１はＡ／Ｄ変換回路２に供給される上限
基準電位ＶＨを変調するための基準電圧変調回路であり
、詳細は後述するがタイミング制御回路１２から供給さ
れるタイミング信号と水平同期信号φＨに応して上限基
準電位ＶＨを変調する。タイミング制御回路１２は垂直
同期信号φＶと水平同期信号φＨに同期してセグメント
ドライバ３及びコモンドライバ４のタイミングを制御す
ると共に、第３図に示す切換信号ＣＨ及び２相のりｏ
ツク信号ＣＫＩ、ＣＦ２を発生して基準電圧変調回路１
１へ供給する。
第２図は基準電圧変調回路１１の詳細を示すもので、端
子２１からは第３図に示す１／２Ｈ毎に反転する切換信
号ＣＨが入力され、端子２２．２３からはそれぞれ位相
が１８０°異なるりｏ ’ｙり信号ＣＫ１、ＣＦ２が入
力される。端子２１から入力された切換信号ＣＨはバイ
ナリカウンタ２４のクロック端子に入力され、そのバイ
ナリカウンタ２４のＱ出力は一方の入力端子にクロック
信号ＣＫＩが供給されるナントゲート２５の他方の入力
端子に入力され、回出力は一方の入力端子にクロック信
号ＣＫ２が供給されるナントゲート２６の他方の入力端
子に入力される。上記ナントゲート２５．２６の出力は
それぞれナントゲート２７の入力端子に入力され、この
ナントゲート２７の出力は積分回路２８に入力される。
子２１からは第３図に示す１／２Ｈ毎に反転する切換信
号ＣＨが入力され、端子２２．２３からはそれぞれ位相
が１８０°異なるりｏ ’ｙり信号ＣＫ１、ＣＦ２が入
力される。端子２１から入力された切換信号ＣＨはバイ
ナリカウンタ２４のクロック端子に入力され、そのバイ
ナリカウンタ２４のＱ出力は一方の入力端子にクロック
信号ＣＫＩが供給されるナントゲート２５の他方の入力
端子に入力され、回出力は一方の入力端子にクロック信
号ＣＫ２が供給されるナントゲート２６の他方の入力端
子に入力される。上記ナントゲート２５．２６の出力は
それぞれナントゲート２７の入力端子に入力され、この
ナントゲート２７の出力は積分回路２８に入力される。
この積分回路２８は、オペアンプ２９の子端子が接地さ
れ、一端子に抵抗３０を介してナントゲート２７の出力
が供給されると共に、抵抗３１と電解コンデンサ３２の
並列回路か一端子と出力端子の間に接続されている。そ
してこのオペアンプ２９の出力か上限基準電位ＶＨとし
てＡ／Ｄ変換回路２に供給される。積分回路２８は第４
図に示すように抵抗３２とコンデンサ３３て構成しても
よい。なお、電解コンデンサ３４は直流成分カット用、
電源Ｖｃｃに接地間の直列抵抗３５．３６及びベースが
上記抵抗３５．３６の接続点に、コレクタが電源Ｖｃｃ
に接続されるトランジスタ３７はエミツタから得られる
上限基準電圧Ｖｌ（のレベルを決めるためのバイアス回
路である。
れ、一端子に抵抗３０を介してナントゲート２７の出力
が供給されると共に、抵抗３１と電解コンデンサ３２の
並列回路か一端子と出力端子の間に接続されている。そ
してこのオペアンプ２９の出力か上限基準電位ＶＨとし
てＡ／Ｄ変換回路２に供給される。積分回路２８は第４
図に示すように抵抗３２とコンデンサ３３て構成しても
よい。なお、電解コンデンサ３４は直流成分カット用、
電源Ｖｃｃに接地間の直列抵抗３５．３６及びベースが
上記抵抗３５．３６の接続点に、コレクタが電源Ｖｃｃ
に接続されるトランジスタ３７はエミツタから得られる
上限基準電圧Ｖｌ（のレベルを決めるためのバイアス回
路である。
次に、この実施例の動作を説明する。なお、液晶表示パ
ネルの駆動動作については従来と同様なので説明は省略
する。しかして、第５図に示すような映像信号（Ｖｉｄ
ｅｏ） がＡ／Ｄ変換回路２の映像入力端子に入力さ
れるものとする。この映像信号から分離された垂直同期
信号φ■と水平同期信号φＨはタイミング制御回路１２
に供給され、このタイミング制御回路１２は第３図に示
すタイミング信号ＣＨ，ＣＫＩ、ＣＦ２を作成して基準
電圧変調回路１１に供給する。基準電圧変調回路１１で
は、切換信号ＣＨによりバイナリカウンタ２４が１／２
Ｈ毎に反転し、ナントゲート２５．２６を交互に開くの
て、クロック信号ＣＫＩ、ＣＲ２のいずれか一方か選択
されてナントゲート２７に供給され、反転されて出力さ
れる。ナントゲート２７の出力信号は積分回路２８によ
り積分されて、第３図（ｅ）に示すように、１／２Ｈ毎
に位相の変わるサイン波に近い波形となる。なお、実際
は切換信号ＣＨのレベルか反転した瞬間に積分回路２８
の出力が多少乱れるが、その点は省略している。従って
、Ａ／Ｄ変換回路２には上限基準電位ＶＨがサイン波に
近い波形に変調されて供給されることになり、第５図に
示すように均一レベルの映像信号でもデジタルデータに
変換された時に複数の値を取る。従って、表示画像にゆ
らぎを付けることができ、これか表示画像の等高線縞の
境界線をぼかす効果となって現われて、画質の低下を防
くことができる。実験によれば、変調波の振幅は映像信
号の同期信号を除いたビーク−ｔｏ−ピーク電圧の３０
から４０％前後、周波数は４ ＭＨ２程度の場合に効果
か大きい。
ネルの駆動動作については従来と同様なので説明は省略
する。しかして、第５図に示すような映像信号（Ｖｉｄ
ｅｏ） がＡ／Ｄ変換回路２の映像入力端子に入力さ
れるものとする。この映像信号から分離された垂直同期
信号φ■と水平同期信号φＨはタイミング制御回路１２
に供給され、このタイミング制御回路１２は第３図に示
すタイミング信号ＣＨ，ＣＫＩ、ＣＦ２を作成して基準
電圧変調回路１１に供給する。基準電圧変調回路１１で
は、切換信号ＣＨによりバイナリカウンタ２４が１／２
Ｈ毎に反転し、ナントゲート２５．２６を交互に開くの
て、クロック信号ＣＫＩ、ＣＲ２のいずれか一方か選択
されてナントゲート２７に供給され、反転されて出力さ
れる。ナントゲート２７の出力信号は積分回路２８によ
り積分されて、第３図（ｅ）に示すように、１／２Ｈ毎
に位相の変わるサイン波に近い波形となる。なお、実際
は切換信号ＣＨのレベルか反転した瞬間に積分回路２８
の出力が多少乱れるが、その点は省略している。従って
、Ａ／Ｄ変換回路２には上限基準電位ＶＨがサイン波に
近い波形に変調されて供給されることになり、第５図に
示すように均一レベルの映像信号でもデジタルデータに
変換された時に複数の値を取る。従って、表示画像にゆ
らぎを付けることができ、これか表示画像の等高線縞の
境界線をぼかす効果となって現われて、画質の低下を防
くことができる。実験によれば、変調波の振幅は映像信
号の同期信号を除いたビーク−ｔｏ−ピーク電圧の３０
から４０％前後、周波数は４ ＭＨ２程度の場合に効果
か大きい。
なお、この実施例ではクロック信号を積分してサイン波
に近い上限基準電位■Ｈを作ったが、シグナルプロセッ
サ等を使ってサイン波を直接発生してもよい。
に近い上限基準電位■Ｈを作ったが、シグナルプロセッ
サ等を使ってサイン波を直接発生してもよい。
また、この実施例では切換え信号ＣＨを１／２Ｈ毎に反
転するようにしたが、これに限ることなく、ＩＨまたは
２Ｈ毎に反転させてもよい。
転するようにしたが、これに限ることなく、ＩＨまたは
２Ｈ毎に反転させてもよい。
次に、第６図は基準電圧変調回路１１の他の実施例を示
すものである。４１は例えば８値の電圧を発生する電圧
発生回路、４２は３ビツトの乱数を発生する乱数発生回
路、４３は上記乱数発生回路４２の発生する乱数に応じ
て電圧発生回路４１て発生される８値の電圧のうち一つ
を選択する選択回路であり、この選択回路４８で選択さ
れた電圧が上限基準電位ＶＢとしてＡ／Ｄ変換回路２に
供給される。その結果、上限基準電位ＶＨは第７図（ｂ
）に示すように不規則な波形となる。
すものである。４１は例えば８値の電圧を発生する電圧
発生回路、４２は３ビツトの乱数を発生する乱数発生回
路、４３は上記乱数発生回路４２の発生する乱数に応じ
て電圧発生回路４１て発生される８値の電圧のうち一つ
を選択する選択回路であり、この選択回路４８で選択さ
れた電圧が上限基準電位ＶＢとしてＡ／Ｄ変換回路２に
供給される。その結果、上限基準電位ＶＨは第７図（ｂ
）に示すように不規則な波形となる。
なお、Ａ／Ｄ変換回路の基準電位は上記したようなサイ
ン波、不規則波に限ることなく、第７図（Ｃ）に示すよ
うに例えば１／２Ｈ毎に２値的に変化する波形や同図（
ｄ）のように徐々に変化する波形でも効果を得ることか
でき、その他三角波、矩形波なと種々考えられる。また
、上記第１図の実施例において、クロック信号ＣＫ１、
ＣＲ２をＡ／Ｄ変換回路２のサンプリングクロックとし
て使えば、上限基準電位Ｖｌ（の変調周波数とサンプリ
ング周波数が一致し、サンプリングは奇数電極、偶数電
極をＣＫＩ、ＣＲ２で交互にサンプリングするため、実
質的に第７図（ｅ）の波形を用いた場合と等しくなる。
ン波、不規則波に限ることなく、第７図（Ｃ）に示すよ
うに例えば１／２Ｈ毎に２値的に変化する波形や同図（
ｄ）のように徐々に変化する波形でも効果を得ることか
でき、その他三角波、矩形波なと種々考えられる。また
、上記第１図の実施例において、クロック信号ＣＫ１、
ＣＲ２をＡ／Ｄ変換回路２のサンプリングクロックとし
て使えば、上限基準電位Ｖｌ（の変調周波数とサンプリ
ング周波数が一致し、サンプリングは奇数電極、偶数電
極をＣＫＩ、ＣＲ２で交互にサンプリングするため、実
質的に第７図（ｅ）の波形を用いた場合と等しくなる。
また、上記実施例においてはＡ／Ｄ変換回路の上限基準
電位を変化させたが、下限基準電位を変化させてもよい
ことは勿論であり、両方を変化させてもよい。
電位を変化させたが、下限基準電位を変化させてもよい
ことは勿論であり、両方を変化させてもよい。
以上説明したように、この発明によれば、Ａ／Ｄ変換回
路が映像信号をＡ／Ｄ変換する際の基準電位が固定では
なく規則的に又は不規則に変化するので、映像信号にゆ
らぎを付けることができ、これが表示画像の等高線縞の
境界線をぼかす効果となって現われて、画質の低下を防
ぐことができる。
路が映像信号をＡ／Ｄ変換する際の基準電位が固定では
なく規則的に又は不規則に変化するので、映像信号にゆ
らぎを付けることができ、これが表示画像の等高線縞の
境界線をぼかす効果となって現われて、画質の低下を防
ぐことができる。
第１図はこの発明の一実施例を示す回路ブロック図、第
２図は第１図の基準電圧変調回路の構成を示す図、第３
図はこの実施例の動作を説明するためのタイムチャート
、第４図は第２図における積分回路の他の構成を示す図
、第５図は上記実施例のＡ／Ｄ変換動作を説明するため
の波形図、第６図はこの発明の他の実施例を示す回路ブ
ロック図、第７図はこの発明の他の実施例を説明するた
めの波形図、第８図は従来の画像表示装置の構成を示す
回路ブロック図、第９図は従来のＡ／Ｄ変換動作を説明
するための波形図である。 ■・・・液晶表示パネル、 ２・・・Ａ／Ｄ変換回路、
１１・・・基準電圧変調回路、 １２・・・タイミング制御回路。 特許出願人 カシオ計算機株式会社≠−−Ｉ Ｈ−
−→←−ｕ−＋−−−−−馬３図 第５図 （ａ） φＨ （ｄ） ＶＨ （ｅ） ＶＨ’ Ｌ ＠８Ｉ１ Ｉ９ｇｍ
２図は第１図の基準電圧変調回路の構成を示す図、第３
図はこの実施例の動作を説明するためのタイムチャート
、第４図は第２図における積分回路の他の構成を示す図
、第５図は上記実施例のＡ／Ｄ変換動作を説明するため
の波形図、第６図はこの発明の他の実施例を示す回路ブ
ロック図、第７図はこの発明の他の実施例を説明するた
めの波形図、第８図は従来の画像表示装置の構成を示す
回路ブロック図、第９図は従来のＡ／Ｄ変換動作を説明
するための波形図である。 ■・・・液晶表示パネル、 ２・・・Ａ／Ｄ変換回路、
１１・・・基準電圧変調回路、 １２・・・タイミング制御回路。 特許出願人 カシオ計算機株式会社≠−−Ｉ Ｈ−
−→←−ｕ−＋−−−−−馬３図 第５図 （ａ） φＨ （ｄ） ＶＨ （ｅ） ＶＨ’ Ｌ ＠８Ｉ１ Ｉ９ｇｍ
Claims (2)
- （１）映像信号をＡ／Ｄ変換して得られるデジタルデー
タに基づいて画像を表示する画像表示装置において、 Ａ／Ｄ変換回路の上限基準電位及び下限基準電位の少な
くとも一方を規則的に変化させる手段を設けたことを特
徴とする画像表示装置。 - （２）映像信号をＡ／Ｄ変換して得られるデジタルデー
タに基づいて画像を表示する画像表示装置において、 Ａ／Ｄ変換回路の上限基準電位及び下限基準電位の少な
くとも一方を不規則に変化させる手段を設けたことを特
徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289893A JPH04167674A (ja) | 1990-10-26 | 1990-10-26 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289893A JPH04167674A (ja) | 1990-10-26 | 1990-10-26 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167674A true JPH04167674A (ja) | 1992-06-15 |
Family
ID=17749134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2289893A Pending JPH04167674A (ja) | 1990-10-26 | 1990-10-26 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167674A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5835158A (en) * | 1992-08-04 | 1998-11-10 | J. Carl Cooper | Analog signal process with dither pattern |
| US5940138A (en) * | 1992-08-04 | 1999-08-17 | J. Carl Cooper | Analog signal process with dither pattern |
| US7795438B2 (en) | 2004-04-28 | 2010-09-14 | Eisai R&D Management Co., Ltd | Processes for producing 1-benzyl-4-[(5,6-dimethoxy-1indanon)-2-yl]methylpiperidine and hydrochloride |
-
1990
- 1990-10-26 JP JP2289893A patent/JPH04167674A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5835158A (en) * | 1992-08-04 | 1998-11-10 | J. Carl Cooper | Analog signal process with dither pattern |
| US5940138A (en) * | 1992-08-04 | 1999-08-17 | J. Carl Cooper | Analog signal process with dither pattern |
| US7795438B2 (en) | 2004-04-28 | 2010-09-14 | Eisai R&D Management Co., Ltd | Processes for producing 1-benzyl-4-[(5,6-dimethoxy-1indanon)-2-yl]methylpiperidine and hydrochloride |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6628253B1 (en) | Picture display device and method of driving the same | |
| US6603452B1 (en) | Color shading correction device and luminance shading correction device | |
| JPH0619431A (ja) | 多標準方式対応マトリックス型画像表示装置およびその制御方法 | |
| US20030231155A1 (en) | Liquid crystal display device and method for driving the same | |
| JPH04167674A (ja) | 画像表示装置 | |
| US20010012003A1 (en) | Liquid crystal driving device | |
| US6337676B1 (en) | Flat-panel display device | |
| JP2000221925A (ja) | 液晶駆動回路 | |
| US6359600B1 (en) | Matrix display device for displaying a lesser number of video lines on a greater number of display lines | |
| JP3245918B2 (ja) | 画像表示装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH05143022A (ja) | 多階調液晶表示装置 | |
| JP3311632B2 (ja) | 信号波形整形回路 | |
| JP2822469B2 (ja) | テレビ受像機 | |
| JPH05328269A (ja) | 液晶表示装置 | |
| JPH07129125A (ja) | 画素配列表示装置 | |
| JPH065927B2 (ja) | 液晶テレビパネルの駆動方式 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH08190083A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH0667153A (ja) | マトリクス型ディスプレイ駆動装置及び該装置を用いた投写型画像表示装置 | |
| JP2508941B2 (ja) | 映像信号ａ−ｄ変換装置 | |
| JP3109897B2 (ja) | マトリクス表示装置 | |
| KR200335209Y1 (ko) | 컴퓨터 모니터용 영상을 영상 모니터 방식의 영상으로변환 하는 장치 | |
| JPH07287554A (ja) | 液晶表示装置 | |
| JPS63142980A (ja) | 液晶表示装置 |