JPS6160089A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS6160089A JPS6160089A JP18188584A JP18188584A JPS6160089A JP S6160089 A JPS6160089 A JP S6160089A JP 18188584 A JP18188584 A JP 18188584A JP 18188584 A JP18188584 A JP 18188584A JP S6160089 A JPS6160089 A JP S6160089A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- control circuit
- data control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は液晶表示パネルを用いた液晶テレビジョン受像
機における画像表示装置に関する。
機における画像表示装置に関する。
［従来技術とその問題点］
近年、ＣＲＴに代って液晶表示パネルを用いた携帯用の
液晶テレビジョン受像機が実用化されている。現在、日
本のテレビジョン放送ではＮＴＳＣ方式が使用されてい
るが、このＮＴＳＣ方式において、垂直の走査周期を１
フィールドとすると、そのフィールドの水平走査線数は
２６２．５本になる。これに対して例えば１２０Ｘ１６
０画素の液晶表示パネルを用いた場合、走査側Ｎ極は１
２０本であり、ビデオ信号の１フィールド間の有効走査
線数の約１／２になり、２走査期間毎に走査側電極１本
を表示駆動する。従って、上記液晶表示パネルを用いた
液晶テレビジョン受像機では、１バックプレート期間は
ビデオ信号における２水平走査期間にあたるが、従来で
はその間に１水平走査所間分のビデオ信号のみのデータ
をサンプリングし、そのデータにより１バックプレート
期間の表示を行なうようにしている。このように従来の
液晶テレビジョン受＠砲では、通常のテレビジョン受像
機の半分程度のビデオ信号しか取入れていない。このた
め、たまたま採用した水平走査期間のビデオ信号にノイ
ズが含まれていても、そのまま１バツクプレートの期間
に亘って表示されてしまう。さらに、前後に隣り合った
一連のビデオ信号がかなり異なったものである場合でも
、そのうちの一方しか採用されないので、表示品質が悪
くなる。
液晶テレビジョン受像機が実用化されている。現在、日
本のテレビジョン放送ではＮＴＳＣ方式が使用されてい
るが、このＮＴＳＣ方式において、垂直の走査周期を１
フィールドとすると、そのフィールドの水平走査線数は
２６２．５本になる。これに対して例えば１２０Ｘ１６
０画素の液晶表示パネルを用いた場合、走査側Ｎ極は１
２０本であり、ビデオ信号の１フィールド間の有効走査
線数の約１／２になり、２走査期間毎に走査側電極１本
を表示駆動する。従って、上記液晶表示パネルを用いた
液晶テレビジョン受像機では、１バックプレート期間は
ビデオ信号における２水平走査期間にあたるが、従来で
はその間に１水平走査所間分のビデオ信号のみのデータ
をサンプリングし、そのデータにより１バックプレート
期間の表示を行なうようにしている。このように従来の
液晶テレビジョン受＠砲では、通常のテレビジョン受像
機の半分程度のビデオ信号しか取入れていない。このた
め、たまたま採用した水平走査期間のビデオ信号にノイ
ズが含まれていても、そのまま１バツクプレートの期間
に亘って表示されてしまう。さらに、前後に隣り合った
一連のビデオ信号がかなり異なったものである場合でも
、そのうちの一方しか採用されないので、表示品質が悪
くなる。
また、従来の液晶テレビジョン受像機では、信号電極側
のシフトレジスタ及び駆動回路がｎビット構成である場
合、ｎビットのビデオ信号を受入れ、２ｎ１Ｍ調の表示
を行なっている。このためビット数ｎが少ない場合にお
いては、階調数が少なくなり、きめこまかい中間色を充
分に表わすことができない。階調数を多くするには、上
記ビット数ｎを増加しなければならず、回路構成が複雑
化するという問題がある。
のシフトレジスタ及び駆動回路がｎビット構成である場
合、ｎビットのビデオ信号を受入れ、２ｎ１Ｍ調の表示
を行なっている。このためビット数ｎが少ない場合にお
いては、階調数が少なくなり、きめこまかい中間色を充
分に表わすことができない。階調数を多くするには、上
記ビット数ｎを増加しなければならず、回路構成が複雑
化するという問題がある。
［発明の目的コ
本発明は上記の点に鑑みてなされたもので、回路構成が
複雑化することなく階調数を増加でき、また、階調数を
増加させない場合には駆動回路を簡易化し得る画像表示
装置を提供することを目的とする。
複雑化することなく階調数を増加でき、また、階調数を
増加させない場合には駆動回路を簡易化し得る画像表示
装置を提供することを目的とする。
［発明の要点］
本発明は、１フィールド周期の水平の有効走査線数より
も、走査側電極の本数の方が少ない小型液晶テレビジョ
ン受＠様において、有効走査線の全ての情報あるいは殆
んどの情報を使用し、１バックプレート期間の前半と後
半とを対にして階調信号を作成し、あるいは第１フィー
ルドと第２フィールドとを対にして階調信号を作成する
ことにより、信号電極側の駆動回路系の構成ビット数よ
り１ビット分多い場合と同等の階調表示を行なうように
したものである。
も、走査側電極の本数の方が少ない小型液晶テレビジョ
ン受＠様において、有効走査線の全ての情報あるいは殆
んどの情報を使用し、１バックプレート期間の前半と後
半とを対にして階調信号を作成し、あるいは第１フィー
ルドと第２フィールドとを対にして階調信号を作成する
ことにより、信号電極側の駆動回路系の構成ビット数よ
り１ビット分多い場合と同等の階調表示を行なうように
したものである。
［発明の第１実施例Ｊ
以下図面を参照して本発明の第１実施例を説明する。第
１図は、１２０Ｘ１６０画素の液晶テレビジョン受＠曙
に実施した場合の例を示したものである。同図において
、１は同期分離回路で、前段の映像増幅回路（図示せず
）より送られてくるビデオ信号から水平同期信号及び垂
直同期信号を分離し、同期制御回路２へ出力する。また
、３はＡ／Ｄ変換回路で、上記映像増幅回路から送られ
てくるビデオ信号を４ビットのデジタル信号０１〜ｏ４
に変換し、データ制御回路４へ出力する。
１図は、１２０Ｘ１６０画素の液晶テレビジョン受＠曙
に実施した場合の例を示したものである。同図において
、１は同期分離回路で、前段の映像増幅回路（図示せず
）より送られてくるビデオ信号から水平同期信号及び垂
直同期信号を分離し、同期制御回路２へ出力する。また
、３はＡ／Ｄ変換回路で、上記映像増幅回路から送られ
てくるビデオ信号を４ビットのデジタル信号０１〜ｏ４
に変換し、データ制御回路４へ出力する。
上記同期制御回路２は、同期分離回路１において分離さ
れた同期信号に従って第４図に示す各種タイミング信号
を発生し、セグメント側シフトレジスタ５、ラッチ回路
６、階調信号作成回路７、セグメント側アナログマルチ
プレクサ８、コモン側シフトレジスタ９、コモン側アナ
ログマルチプレクサ１０に供給する。また、上記同期制
御回路２は、データ制御信号（デジタル信号）Ｅを発生
し、データ制御回路４に与える。このデータ制御回路４
は、詳細を後述するが、Ａ／Ｄ変換回路３からの４ビッ
トのデータ及び同期制御回路２からのデータ制御信号Ｅ
により３ビットの信号Ｄ１〜Ｄ３を発生し、上記セグメ
ント側シフトレジスタ５へ入力する。このシフトレジス
タ５は、３ビット×１６０段の構成で、データ制御回路
４から出力される３ビットのデータＤ１〜Ｄ３を同期制
御回路２からのチップイネーブル信号ＣＥ及びクロック
パルスｉｓに同期して読込み、ラッチ回路６へ出力する
。このラッチ回路６は、３ビット×１６０段構成で、同
期制御回路２からのラッチパルスアｎｙに同期して入力
データを読込み、階調信号作成回路７へ出力する。この
階調信号作成回路７は、同期制御回路２からのクロック
パルス１１及びタイミング信号７Ｃに同期して動作し、
ラッチ回路６のラッチデータに応じて階調信号を作成し
、セグメント側アナログマルチプレクサ８へ出力する。
れた同期信号に従って第４図に示す各種タイミング信号
を発生し、セグメント側シフトレジスタ５、ラッチ回路
６、階調信号作成回路７、セグメント側アナログマルチ
プレクサ８、コモン側シフトレジスタ９、コモン側アナ
ログマルチプレクサ１０に供給する。また、上記同期制
御回路２は、データ制御信号（デジタル信号）Ｅを発生
し、データ制御回路４に与える。このデータ制御回路４
は、詳細を後述するが、Ａ／Ｄ変換回路３からの４ビッ
トのデータ及び同期制御回路２からのデータ制御信号Ｅ
により３ビットの信号Ｄ１〜Ｄ３を発生し、上記セグメ
ント側シフトレジスタ５へ入力する。このシフトレジス
タ５は、３ビット×１６０段の構成で、データ制御回路
４から出力される３ビットのデータＤ１〜Ｄ３を同期制
御回路２からのチップイネーブル信号ＣＥ及びクロック
パルスｉｓに同期して読込み、ラッチ回路６へ出力する
。このラッチ回路６は、３ビット×１６０段構成で、同
期制御回路２からのラッチパルスアｎｙに同期して入力
データを読込み、階調信号作成回路７へ出力する。この
階調信号作成回路７は、同期制御回路２からのクロック
パルス１１及びタイミング信号７Ｃに同期して動作し、
ラッチ回路６のラッチデータに応じて階調信号を作成し
、セグメント側アナログマルチプレクサ８へ出力する。
また、このマルチプレクサ８には、液晶駆動電圧発生回
路１１から駆動電圧Ｖｇ 、 Ｖ２ 、Ｖｌ 、Ｖｓが
供給されると共に、同期制御回路２からフレーム信号φ
ｆが供給される。上記マルチプレクサ８は、上記階調信
号及びフレーム信号φ「に応じて液晶駆動電圧を発生し
、１２０Ｘ１６０画素の液晶表示パネル１２のセグメン
ト電極を表示駆動する。
路１１から駆動電圧Ｖｇ 、 Ｖ２ 、Ｖｌ 、Ｖｓが
供給されると共に、同期制御回路２からフレーム信号φ
ｆが供給される。上記マルチプレクサ８は、上記階調信
号及びフレーム信号φ「に応じて液晶駆動電圧を発生し
、１２０Ｘ１６０画素の液晶表示パネル１２のセグメン
ト電極を表示駆動する。
また一方、上記コモン側シフトレジスタ９は、１ゝ
ビット×１２０段構成で、同期制御回路２から与゛え
られる信号ｒ５Ｘをタイミング信号アｎｘにより読込ん
で順次シフトする。そして、このコモン側シフトレジス
タ９の出力は、コモン側アナログマルチプレクサ１０へ
送られる。また、このマルチプレクサ１０には、上記液
晶駆動電圧発生回路１１から液晶駆動電圧Ｖｏ 、Ｖｌ
、Ｖ４ 、Ｖｓが供給さ゛れる。
ビット×１２０段構成で、同期制御回路２から与゛え
られる信号ｒ５Ｘをタイミング信号アｎｘにより読込ん
で順次シフトする。そして、このコモン側シフトレジス
タ９の出力は、コモン側アナログマルチプレクサ１０へ
送られる。また、このマルチプレクサ１０には、上記液
晶駆動電圧発生回路１１から液晶駆動電圧Ｖｏ 、Ｖｌ
、Ｖ４ 、Ｖｓが供給さ゛れる。
上記液晶駆動電圧発生回路１１は、Ｖｏ〜Ｖｓの液晶駆
動電圧を発生し、上記したように駆動電圧７口、Ｖ２
、Ｖｌ 、Ｖｓをマルチプレクサ８に供給し、駆動電圧
Ｖａ 、Ｖｌ 、Ｖ４ 、Ｖｓをマルチプレクサ１０に
供給する。このマルチプレクサ１０は、シフトレジスタ
９からのデータに応じて液晶表示パネル１２のコモン電
極を駆動する。
動電圧を発生し、上記したように駆動電圧７口、Ｖ２
、Ｖｌ 、Ｖｓをマルチプレクサ８に供給し、駆動電圧
Ｖａ 、Ｖｌ 、Ｖ４ 、Ｖｓをマルチプレクサ１０に
供給する。このマルチプレクサ１０は、シフトレジスタ
９からのデータに応じて液晶表示パネル１２のコモン電
極を駆動する。
次に上記データ制御回路４の詳細について第２図により
説明する。データ制御回路４は、ナンド回路２１．２２
．２３、インバータ２４、ノア回路２５、イクスクルー
シブノア回路（以下ＥＸノア回路と略称する）２６．２
７、イクスクルーシブオア回路（以下ＥＸオア回路と略
称する）２８からなっている。
説明する。データ制御回路４は、ナンド回路２１．２２
．２３、インバータ２４、ノア回路２５、イクスクルー
シブノア回路（以下ＥＸノア回路と略称する）２６．２
７、イクスクルーシブオア回路（以下ＥＸオア回路と略
称する）２８からなっている。
そして、Ａ／Ｄ変換回路３から送られてくる４ビットの
データ０ｌ−０４のうち、ｏｌはナンド回路２１及びＥ
Ｘノア回路２６．０２はナンド回路２１．２２及びＥＸ
オア回路２８、ｏ３はナンド回路２１、インバータ２４
及びＥＸノア回路２７．０４はナンド回路２３に入力さ
れる。このナンド回路２３には、更にナンド回路２１の
出力及び同期制御回路２からのデータ制御信号Ｅが入力
され、その出力信号はＥＸノア回路２１に入力される。
データ０ｌ−０４のうち、ｏｌはナンド回路２１及びＥ
Ｘノア回路２６．０２はナンド回路２１．２２及びＥＸ
オア回路２８、ｏ３はナンド回路２１、インバータ２４
及びＥＸノア回路２７．０４はナンド回路２３に入力さ
れる。このナンド回路２３には、更にナンド回路２１の
出力及び同期制御回路２からのデータ制御信号Ｅが入力
され、その出力信号はＥＸノア回路２１に入力される。
また、上記ナンド回路２３の出力は、インバータ２４の
出力と共にノア回路２５を介してＥＸオア回路２８及び
ナンド回路２２に入力される。ざらに、このナンド回路
２２の出力は、ＥＸノア回路２６に入力される。そして
、上記ＥＸノア回路２６、ＥＸオア回路２８、ＥＸノア
回路２７の出力が３ピツトのデータＤ１〜Ｄ３となって
セグメント側シフトレジスタ５へ送られる。上記データ
制御信号Ｅは、第４図に示すようにタイミング信号Ｊｎ
ｘに同期して１”と゛０゛′が交互に反転動作する信号
であり、この信号Ｅによってデータ制御回路４の出力デ
ータＤ１〜Ｄ３を２種の値に変化させている。すなわち
、上記データ制御回路４は、第３図に示すようにＡ／Ｄ
変換回路３から与えられるデータ０１〜ｏ４に対し、デ
ータ制御信号Ｅが０″あるいは１″に変化することによ
って、値の異なる２種のデータＤ１〜Ｄ３を出力するよ
うになっている。
出力と共にノア回路２５を介してＥＸオア回路２８及び
ナンド回路２２に入力される。ざらに、このナンド回路
２２の出力は、ＥＸノア回路２６に入力される。そして
、上記ＥＸノア回路２６、ＥＸオア回路２８、ＥＸノア
回路２７の出力が３ピツトのデータＤ１〜Ｄ３となって
セグメント側シフトレジスタ５へ送られる。上記データ
制御信号Ｅは、第４図に示すようにタイミング信号Ｊｎ
ｘに同期して１”と゛０゛′が交互に反転動作する信号
であり、この信号Ｅによってデータ制御回路４の出力デ
ータＤ１〜Ｄ３を２種の値に変化させている。すなわち
、上記データ制御回路４は、第３図に示すようにＡ／Ｄ
変換回路３から与えられるデータ０１〜ｏ４に対し、デ
ータ制御信号Ｅが０″あるいは１″に変化することによ
って、値の異なる２種のデータＤ１〜Ｄ３を出力するよ
うになっている。
次に上記実施例の動作を説明する。同期制御回路２から
コモン側シフトレジスタ９に送られる信号ｒ５×は、垂
直同期信号に同期して第４図に示すように１バツクプレ
ートの期間出力される。この信号ｒ５×は、同期制御回
路２から１バックプレート期間毎に出力されるクロック
ｉｎｘによりコモン側シフトレジスタ９に読込まれると
共に、シフトレジスタ９内を順次シフトされる。従って
、シフトレジスタ９からは、第４図に示すように１バツ
クプレートの時間幅Ｆを持つ信号×１、×２、・・・が
順次出力され、コモン側アナログマルチプレクサ１０へ
送られる。このマルチプレクサ１０は、シフトレジスタ
９からの信号に応じて液晶駆動信号Ｖａ、■１、■４、
Ｖｓを液晶表示パネル１２ニ供給してコモン電極を駆動
する。すなわち、上記信号×１は１パツクプレ一ト期間
ａ１、信号×２は次の１バックプレート期間ａ２、・・
・と、各々のコモン電極を順次選択する。また、上記マ
ルチブレフナ１０は、フレーム信号φｆに同期して液晶
駆動信号を反転させる。
コモン側シフトレジスタ９に送られる信号ｒ５×は、垂
直同期信号に同期して第４図に示すように１バツクプレ
ートの期間出力される。この信号ｒ５×は、同期制御回
路２から１バックプレート期間毎に出力されるクロック
ｉｎｘによりコモン側シフトレジスタ９に読込まれると
共に、シフトレジスタ９内を順次シフトされる。従って
、シフトレジスタ９からは、第４図に示すように１バツ
クプレートの時間幅Ｆを持つ信号×１、×２、・・・が
順次出力され、コモン側アナログマルチプレクサ１０へ
送られる。このマルチプレクサ１０は、シフトレジスタ
９からの信号に応じて液晶駆動信号Ｖａ、■１、■４、
Ｖｓを液晶表示パネル１２ニ供給してコモン電極を駆動
する。すなわち、上記信号×１は１パツクプレ一ト期間
ａ１、信号×２は次の１バックプレート期間ａ２、・・
・と、各々のコモン電極を順次選択する。また、上記マ
ルチブレフナ１０は、フレーム信号φｆに同期して液晶
駆動信号を反転させる。
一方、映像増幅回路から送られてくるビデオ信号は、Ａ
／Ｄ変換回路３により第４図に示すように各水平走査期
間ｄ、、ｄ２ 、・・・においてサンプリングされ、４
ビットのデジタル信号０１〜ｏ４に変換されてデータ制
御回路４に送られる。このデータ制御回路４は、第２図
に示すようにＡ／Ｄ変換回路３からの信号０１〜０４及
び同期制御回路２からのデータ制御信号Ｅに応じて３ビ
ットのデータＤ１〜Ｄ４を出力する。すなわち、データ
制御回路４は、第３図に示すようにＡ／Ｄ変換回路３か
らのデータ０１〜０４に対し、データ制御信号ＥがｒＥ
−ＯＪの場合と、ｒＥ−ＩＪの場合とで異なりたデータ
Ｄｔ−Ｄ３を出力する。上記データ制御信号Ｅは、第４
図に示すようにラッチパルスＪｎｙに同期して信号レベ
ルが反転する。従・； って、上記データ制御信号Ｅは、例えば１バックプレー
ト期間の前半すがｌ Ｑ ＩＪ、後半Ｃが１”に変化す
る。そして、上記データ制御回路４から出力されるデー
タＤ１〜Ｄ３は、セグメント側シフトレジスタ５へ送ら
れる。このシフトレジスタ５は、同期制御回路２からチ
ップイネーブル信号ＧＥが与えられた場合に、クロック
ＩＬに同期してＡ／Ｄ変換回路３からのデータＤ１〜Ｄ
３を読込む。そして、このシフトレジスタ５の全桁にデ
ータが読込まれると、同期制御回路２からラッチパルス
１ｎｙが出力され、シフトレジスタ５の保持データがラ
ッチ回路６にラッチされて階調信号作成回路γに送られ
る。この階調信号作成回路７は、ラッチ回路６からのデ
ータに応じてクロックＩＣをカウントして階調信号を作
成し、マルチプレクサ８に出力する。このマルチプレク
サ８は、階調信号作成回路７からの階調信号に応じて液
晶駆動信号Ｖｏ 、Ｖ２ 、Ｖｓ、Ｖｓを液晶表示パネ
ル１２へ供給し、セグメント電極を表示駆動する。この
場合、マルチプレクサ８゛は、フレーム信号φ「にに同
期して液晶駆動信号ＶＯ、Ｖ２ 、Ｖｓ １．Ｖｓを反
転し、液晶表示パネル１２をダイナミック駆動している
。上記のようにして、データ制御回路４から出力される
データに応じて階調信号が作成され、液晶表示パネル１
２が駆動されるが、データ制御回路４はデータ刺部信号
Ｅに応じて異なった動作をする。従って、１バックプレ
ート期間の前半と後半で全く同じデータがＡ／Ｄ変換回
路３から出力されたとしても、データ制御回路４からは
１パツクプレ一ト期間の前半と後半とでは第３図に示す
ように異なったデータを出力する。すなわち、上記デー
タ制御回路４・においては、データ制御信号Ｅにより水
平の１走査期間毎にその出力レベルが切換えられる。す
なわち、データ制御信号ＥがパＯＮレベルの時、入力デ
ータ０１〜０４のうち上位３ビットがそのまま０ｌ−０
３としてデータ制御回路４から出力され、これが１走査
期間の表示に使用される。そして、次の１走査期間にお
いてはデータｌｌＩ：Ｊ御信号Ｅが゛１パレベルとなり
、Ａ／Ｄ変換回路３の出力データｏ１〜０４のうち最下
位ビット０４が１ｇ ０１１の時は上位３ビットがその
ままＤ１〜Ｄ３として、また、最下位ビットｏ４が°゛
１″のときは上位３ビットに「１」が加算された値とな
り、これがＤ１〜Ｄ３としてデータ制御回路４から出力
される。
／Ｄ変換回路３により第４図に示すように各水平走査期
間ｄ、、ｄ２ 、・・・においてサンプリングされ、４
ビットのデジタル信号０１〜ｏ４に変換されてデータ制
御回路４に送られる。このデータ制御回路４は、第２図
に示すようにＡ／Ｄ変換回路３からの信号０１〜０４及
び同期制御回路２からのデータ制御信号Ｅに応じて３ビ
ットのデータＤ１〜Ｄ４を出力する。すなわち、データ
制御回路４は、第３図に示すようにＡ／Ｄ変換回路３か
らのデータ０１〜０４に対し、データ制御信号ＥがｒＥ
−ＯＪの場合と、ｒＥ−ＩＪの場合とで異なりたデータ
Ｄｔ−Ｄ３を出力する。上記データ制御信号Ｅは、第４
図に示すようにラッチパルスＪｎｙに同期して信号レベ
ルが反転する。従・； って、上記データ制御信号Ｅは、例えば１バックプレー
ト期間の前半すがｌ Ｑ ＩＪ、後半Ｃが１”に変化す
る。そして、上記データ制御回路４から出力されるデー
タＤ１〜Ｄ３は、セグメント側シフトレジスタ５へ送ら
れる。このシフトレジスタ５は、同期制御回路２からチ
ップイネーブル信号ＧＥが与えられた場合に、クロック
ＩＬに同期してＡ／Ｄ変換回路３からのデータＤ１〜Ｄ
３を読込む。そして、このシフトレジスタ５の全桁にデ
ータが読込まれると、同期制御回路２からラッチパルス
１ｎｙが出力され、シフトレジスタ５の保持データがラ
ッチ回路６にラッチされて階調信号作成回路γに送られ
る。この階調信号作成回路７は、ラッチ回路６からのデ
ータに応じてクロックＩＣをカウントして階調信号を作
成し、マルチプレクサ８に出力する。このマルチプレク
サ８は、階調信号作成回路７からの階調信号に応じて液
晶駆動信号Ｖｏ 、Ｖ２ 、Ｖｓ、Ｖｓを液晶表示パネ
ル１２へ供給し、セグメント電極を表示駆動する。この
場合、マルチプレクサ８゛は、フレーム信号φ「にに同
期して液晶駆動信号ＶＯ、Ｖ２ 、Ｖｓ １．Ｖｓを反
転し、液晶表示パネル１２をダイナミック駆動している
。上記のようにして、データ制御回路４から出力される
データに応じて階調信号が作成され、液晶表示パネル１
２が駆動されるが、データ制御回路４はデータ刺部信号
Ｅに応じて異なった動作をする。従って、１バックプレ
ート期間の前半と後半で全く同じデータがＡ／Ｄ変換回
路３から出力されたとしても、データ制御回路４からは
１パツクプレ一ト期間の前半と後半とでは第３図に示す
ように異なったデータを出力する。すなわち、上記デー
タ制御回路４・においては、データ制御信号Ｅにより水
平の１走査期間毎にその出力レベルが切換えられる。す
なわち、データ制御信号ＥがパＯＮレベルの時、入力デ
ータ０１〜０４のうち上位３ビットがそのまま０ｌ−０
３としてデータ制御回路４から出力され、これが１走査
期間の表示に使用される。そして、次の１走査期間にお
いてはデータｌｌＩ：Ｊ御信号Ｅが゛１パレベルとなり
、Ａ／Ｄ変換回路３の出力データｏ１〜０４のうち最下
位ビット０４が１ｇ ０１１の時は上位３ビットがその
ままＤ１〜Ｄ３として、また、最下位ビットｏ４が°゛
１″のときは上位３ビットに「１」が加算された値とな
り、これがＤ１〜Ｄ３としてデータ制御回路４から出力
される。
このた、め階調信号作成回路７においては、第５図に示
すように１バックプレート期間の前半すと後半Ｃとで異
なった階調信号が作成される。上記第５図は「０」〜「
１５」の階調信号波形を示したものである。一方、液晶
表示パネル１２においては、上記１バツクプレートの期
間、同じコモン電極が走査されている。従って、階調信
号作成回路１において作成される階調信号は、第５図に
示すように１バックプレート期間の前半すと後半Ｃとを
合せて１つの階調レベルが決定される。上記１バックプ
レート期間の前半すと後半Ｃでは、各々の走査線の映像
のデータ、には殆んど変化が無いと見なせるので、デー
タ制御回路４から出力される３ビットのデータＤ１〜Ｄ
３により、ｒＯＪ〜「１５」の１６種の階調制御を行な
うことができる。
すように１バックプレート期間の前半すと後半Ｃとで異
なった階調信号が作成される。上記第５図は「０」〜「
１５」の階調信号波形を示したものである。一方、液晶
表示パネル１２においては、上記１バツクプレートの期
間、同じコモン電極が走査されている。従って、階調信
号作成回路１において作成される階調信号は、第５図に
示すように１バックプレート期間の前半すと後半Ｃとを
合せて１つの階調レベルが決定される。上記１バックプ
レート期間の前半すと後半Ｃでは、各々の走査線の映像
のデータ、には殆んど変化が無いと見なせるので、デー
タ制御回路４から出力される３ビットのデータＤ１〜Ｄ
３により、ｒＯＪ〜「１５」の１６種の階調制御を行な
うことができる。
［発明の第２実施例コ
第１図に示す第１実施例では、同期制画回路２からデー
タ制御回路４にデータ制御信号Ｅを与えてデータＤ１〜
Ｄ３を制御するようにしたが、この第２゛実施例では、
第６図に示すように同期制御回路２から出力されるフレ
ーム信号φ「をデータ制御信号としてデータ制御回路４
に入力し、また、同期制御回路２からラッチ回路６、階
調信号作成回路７、コモン側シフトレジスタ９にタイミ
ング信号ｉｎを与えている。上記タイミング信号７ｎは
、第７図に示すように水平同期信号に対して１本おきに
出力される信号で、第１図におけるタイミング信号アｎ
Ｘに等しい信号である。また、チップイネーブル信号Ｇ
Ｅは、各水平走査線に対して１本おきに出力され、ビデ
オ信号を１水平走査おきに選択する。
タ制御回路４にデータ制御信号Ｅを与えてデータＤ１〜
Ｄ３を制御するようにしたが、この第２゛実施例では、
第６図に示すように同期制御回路２から出力されるフレ
ーム信号φ「をデータ制御信号としてデータ制御回路４
に入力し、また、同期制御回路２からラッチ回路６、階
調信号作成回路７、コモン側シフトレジスタ９にタイミ
ング信号ｉｎを与えている。上記タイミング信号７ｎは
、第７図に示すように水平同期信号に対して１本おきに
出力される信号で、第１図におけるタイミング信号アｎ
Ｘに等しい信号である。また、チップイネーブル信号Ｇ
Ｅは、各水平走査線に対して１本おきに出力され、ビデ
オ信号を１水平走査おきに選択する。
上記の構成において、映像増幅回路から送られれてくる
ビデオ信号は、Ａ／Ｄ変換変格回路３いゝ゛ で４
ビットのデジタルデータ０１〜０４にＡ／Ｄ変換され、
データ制御回路４へ入力される。このデータ制御回路４
は、データ制御回路４から送られてくるデジタル信号０
１〜Ｑ４を同期制御回路２からのフレーム信号φｒに応
じて上記第１の実施例と同様にして３ビットのデータＤ
１〜Ｄ３に変換する。このデータ制御回路４．から出力
されるデータＤ１〜Ｄ３は、チップイネーブル信号ＧＥ
及びクロック１１に同期してセグメント側シフトレジス
タ５に順次読込まれる。そして、このシフトレジスタ５
に書込まれたデータは、タイミング信号ｉｎに同期して
ラッチ回路６にラッチされ、階調信号作成回路７へ送ら
れる。この階調信号作成回路７は、ラッチ回路６にラッ
チされたデータに対してタイミング信号ｉｎ 、Ｊｃに
より階調信号を作成し、セグメント側アナログマルチプ
レクサ８へ出力し、液晶表示パネル１２を表示駆動させ
る。
ビデオ信号は、Ａ／Ｄ変換変格回路３いゝ゛ で４
ビットのデジタルデータ０１〜０４にＡ／Ｄ変換され、
データ制御回路４へ入力される。このデータ制御回路４
は、データ制御回路４から送られてくるデジタル信号０
１〜Ｑ４を同期制御回路２からのフレーム信号φｒに応
じて上記第１の実施例と同様にして３ビットのデータＤ
１〜Ｄ３に変換する。このデータ制御回路４．から出力
されるデータＤ１〜Ｄ３は、チップイネーブル信号ＧＥ
及びクロック１１に同期してセグメント側シフトレジス
タ５に順次読込まれる。そして、このシフトレジスタ５
に書込まれたデータは、タイミング信号ｉｎに同期して
ラッチ回路６にラッチされ、階調信号作成回路７へ送ら
れる。この階調信号作成回路７は、ラッチ回路６にラッ
チされたデータに対してタイミング信号ｉｎ 、Ｊｃに
より階調信号を作成し、セグメント側アナログマルチプ
レクサ８へ出力し、液晶表示パネル１２を表示駆動させ
る。
しかして、上記データ制御回路４においては、フレーム
信号φ「により１フィールド毎にその出力レベルが切換
えられる。すなわち、フレーム信号φｆが“０″レベル
の時、入力データ０１〜０４のうち上位３ビットがその
ままＤＸ−Ｄ３としてデータ制御回路４から出力され、
これが１フィールド間の表示に使用される。そして、次
の１フィールドにおいてはフレーム信号φｆが゛１″レ
ベルとなり、Ａ／Ｄ変換変格回路３力データ０１〜０４
のうち最下位ビット０４が０′”の時は上位３ビットが
そのままＤ１〜Ｄ３として、また、最下位ビット０４が
“１”のときは上位３ビットに「１」が加算された値と
なり、これがＤ１〜Ｄ３としてデータ制御回路４から出
力される。
信号φ「により１フィールド毎にその出力レベルが切換
えられる。すなわち、フレーム信号φｆが“０″レベル
の時、入力データ０１〜０４のうち上位３ビットがその
ままＤＸ−Ｄ３としてデータ制御回路４から出力され、
これが１フィールド間の表示に使用される。そして、次
の１フィールドにおいてはフレーム信号φｆが゛１″レ
ベルとなり、Ａ／Ｄ変換変格回路３力データ０１〜０４
のうち最下位ビット０４が０′”の時は上位３ビットが
そのままＤ１〜Ｄ３として、また、最下位ビット０４が
“１”のときは上位３ビットに「１」が加算された値と
なり、これがＤ１〜Ｄ３としてデータ制御回路４から出
力される。
上記した隣接する２つのフィールドでは、各々の走査線
のビデオ信号には殆んど変化が無いと見なせるので、第
８図に示すように２つのフィールドＦ、Ｇを１区切りと
して濃淡を表出させることにより、データ・制御回路４
から３ビットの信号Ｄ１〜Ｄ３すなわち８階調の信号し
か出力していなくても約４ビットすなわち１５階調の信
号を出力していることになる。
のビデオ信号には殆んど変化が無いと見なせるので、第
８図に示すように２つのフィールドＦ、Ｇを１区切りと
して濃淡を表出させることにより、データ・制御回路４
から３ビットの信号Ｄ１〜Ｄ３すなわち８階調の信号し
か出力していなくても約４ビットすなわち１５階調の信
号を出力していることになる。
［発明の効果］ 。
以上詳記したように本発明によれば、１フィールド周期
の有効走査線数よりも、走査電極側の本数の方が少ない
小型液晶テレビジョン受像機において、１バックプレー
ト期間の前半と後半とを対にして階調信号を作成し、あ
るいは第１フィールドと第２フィールドとを対にして階
調信号を作成するようにしたので、信号電橋側の駆動回
路系の構成ビット数より１ビット分多い場合と同等の階
調表示を行なうことができる。このため回路構成が複雑
化することなく階調数を増加でき、また、階調数を増加
しない場合には駆動回路を簡易化することが可能である
。例えば４ビットの階調信号を３ビットに減らすと、セ
グメント側シフトレジスタとラッチ回路が１６０段ある
ときには３２０ビットの節約になり、きわめて効果が大
きいものである。
の有効走査線数よりも、走査電極側の本数の方が少ない
小型液晶テレビジョン受像機において、１バックプレー
ト期間の前半と後半とを対にして階調信号を作成し、あ
るいは第１フィールドと第２フィールドとを対にして階
調信号を作成するようにしたので、信号電橋側の駆動回
路系の構成ビット数より１ビット分多い場合と同等の階
調表示を行なうことができる。このため回路構成が複雑
化することなく階調数を増加でき、また、階調数を増加
しない場合には駆動回路を簡易化することが可能である
。例えば４ビットの階調信号を３ビットに減らすと、セ
グメント側シフトレジスタとラッチ回路が１６０段ある
ときには３２０ビットの節約になり、きわめて効果が大
きいものである。
第１図ないし第５図は本発明の第１実施例を示すもので
、第１図は回路構成を示すブロック図、第２因は第１図
におけるデータ制御回路の詳細を示す因、第３因は上記
データ制御回路における入力データと出力データとの関
係を示す図、第４図は動作を説明するためのタイミング
チャート、第５図は階調信号波形図、第６図ないし第８
図は本発明の第２実施例を示すもので、第６図は回路構
成を示すブロック図、第７図は動作を説明するためのタ
イミングチャート、第８図は階調信号波形図である。 １・・・同期分離回路、２・・・同期制御回路、３・・
・Ａ／Ｄ変換回路、４・・・データ制御回路、５・・・
セグメント側シフトレジスタ、６・・・ラッチ回路、７
・・・階調信号作成回路、８・・・セグメント側アナロ
グマルチプレクサ、９・・・コモン側シフトレジスタ、
１０・・・コモン側アナログマルチプレクサ、１１・・
・液晶駆動電圧発生回路、１２・・・液晶表示パネル。 出願人代理人 弁理士 鈴江武彦 ゛） 第１図
、第１図は回路構成を示すブロック図、第２因は第１図
におけるデータ制御回路の詳細を示す因、第３因は上記
データ制御回路における入力データと出力データとの関
係を示す図、第４図は動作を説明するためのタイミング
チャート、第５図は階調信号波形図、第６図ないし第８
図は本発明の第２実施例を示すもので、第６図は回路構
成を示すブロック図、第７図は動作を説明するためのタ
イミングチャート、第８図は階調信号波形図である。 １・・・同期分離回路、２・・・同期制御回路、３・・
・Ａ／Ｄ変換回路、４・・・データ制御回路、５・・・
セグメント側シフトレジスタ、６・・・ラッチ回路、７
・・・階調信号作成回路、８・・・セグメント側アナロ
グマルチプレクサ、９・・・コモン側シフトレジスタ、
１０・・・コモン側アナログマルチプレクサ、１１・・
・液晶駆動電圧発生回路、１２・・・液晶表示パネル。 出願人代理人 弁理士 鈴江武彦 ゛） 第１図
Claims (2)
- （１）１フィールド周期の水平の有効走査線数よりも、
走査側電極の本数の方が少ない小型液晶テレビジョン受
像機において、ビデオ信号をサンプリングして所定ビッ
ト数のデジタルデータに変換するＡ／Ｄ変換回路と、２
本の水平走査線に対応する１バックプレート期間の前半
と後半とで信号レベルの異なるデータ制御信号と、上記
Ａ／Ｄ変換回路でＡ／Ｄ変換されたデジタル信号を上記
データ制御信号に応じて上記Ａ／Ｄ変換回路の出力ビッ
トより１ビット少ないビット数のデータに変換するデー
タ制御回路と、このデータ制御回路の出力信号により１
バックプレート期間の前半と後半とを対として階調信号
を作成する手段と、この手段により作成した階調信号に
従って液晶表示部を表示駆動する手段とを具備したこと
を特徴とする画像表示装置。 - （２）１フィールド周期の水平の有効走査線数よりも、
走査側電極の本数の方が少ない小型液晶テレビジョン受
像機において、ビデオ信号をサンプリングして所定ビッ
ト数のデジタルデータに変換するＡ／Ｄ変換回路と、各
フレーム毎に信号レベルが反転するフレーム信号と、上
記Ａ／Ｄ変換回路でＡ／Ｄ変換されたデジタル信号を上
記フレーム信号に応じて上記Ａ／Ｄ変換回路の出力ビッ
トより１ビット少ないビット数のデータに変換するデー
タ制御回路と、このデータ制御回路の出力信号により第
１フィールドと第２フィールドとを対として階調信号を
作成する手段と、この階調信号に従って液晶表示部を表
示駆動する手段とを具備したことを特徴とする画像表示
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181885A JPH0657058B2 (ja) | 1984-08-31 | 1984-08-31 | 画像表示装置 |
| US06/769,002 US4775891A (en) | 1984-08-31 | 1985-08-23 | Image display using liquid crystal display panel |
| GB08521384A GB2164190B (en) | 1984-08-31 | 1985-08-28 | Image display apparatus |
| DE19853531210 DE3531210A1 (de) | 1984-08-31 | 1985-08-31 | Bildanzeigeeinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181885A JPH0657058B2 (ja) | 1984-08-31 | 1984-08-31 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6160089A true JPS6160089A (ja) | 1986-03-27 |
| JPH0657058B2 JPH0657058B2 (ja) | 1994-07-27 |
Family
ID=16108573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181885A Expired - Lifetime JPH0657058B2 (ja) | 1984-08-31 | 1984-08-31 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0657058B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62262030A (ja) * | 1986-05-07 | 1987-11-14 | Mitsubishi Electric Corp | 液晶駆動制御装置 |
| EP0458349A2 (en) * | 1990-05-25 | 1991-11-27 | Casio Computer Company Limited | Liquid crystal display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5453922A (en) * | 1977-10-07 | 1979-04-27 | Hitachi Ltd | Luminance modulation system of video display unit |
| JPS5831387A (ja) * | 1981-08-20 | 1983-02-24 | セイコーエプソン株式会社 | 単純マトリクス液晶表示装置 |
-
1984
- 1984-08-31 JP JP59181885A patent/JPH0657058B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5453922A (en) * | 1977-10-07 | 1979-04-27 | Hitachi Ltd | Luminance modulation system of video display unit |
| JPS5831387A (ja) * | 1981-08-20 | 1983-02-24 | セイコーエプソン株式会社 | 単純マトリクス液晶表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62262030A (ja) * | 1986-05-07 | 1987-11-14 | Mitsubishi Electric Corp | 液晶駆動制御装置 |
| EP0458349A2 (en) * | 1990-05-25 | 1991-11-27 | Casio Computer Company Limited | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0657058B2 (ja) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100505021C (zh) | 显示设备及其驱动装置和驱动方法 | |
| EP0382567B1 (en) | Liquid crystal display device and driving method therefor | |
| US7133035B2 (en) | Method and apparatus for driving liquid crystal display device | |
| US6700560B2 (en) | Liquid crystal display device | |
| CN101083066B (zh) | 显示设备、驱动显示设备的装置和显示设备的驱动方法 | |
| JPS6273294A (ja) | 画像表示装置 | |
| JPH0535200A (ja) | 表示装置とその駆動方法 | |
| US20070229422A1 (en) | Method and device for controlling delta panel | |
| JP2021124607A (ja) | 表示装置及びソースドライバ | |
| US4965566A (en) | Signal electrode drive circuit for image display apparatus operable under low frequency | |
| JPH04186282A (ja) | 多階調画像表示装置 | |
| JP2874187B2 (ja) | 液晶ディスプレイ装置 | |
| JPS6160089A (ja) | 画像表示装置 | |
| JPH07230264A (ja) | 液晶表示装置の駆動方法および液晶表示装置の駆動回路 | |
| WO2000045364A1 (fr) | Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides | |
| JP3230405B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US7262755B2 (en) | Multi-tone display device | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH07129125A (ja) | 画素配列表示装置 | |
| JPH0583658A (ja) | 液晶表示装置 | |
| JPS58179072A (ja) | 階調信号発生回路 | |
| JPH065927B2 (ja) | 液晶テレビパネルの駆動方式 | |
| JPH06161391A (ja) | 液晶駆動回路 | |
| JPH02211784A (ja) | 液晶表示装置 | |
| JP3216367B2 (ja) | 液晶表示装置及びその駆動方法 |