JPH0547986A - 複合型リードフレーム - Google Patents
複合型リードフレームInfo
- Publication number
- JPH0547986A JPH0547986A JP20776291A JP20776291A JPH0547986A JP H0547986 A JPH0547986 A JP H0547986A JP 20776291 A JP20776291 A JP 20776291A JP 20776291 A JP20776291 A JP 20776291A JP H0547986 A JPH0547986 A JP H0547986A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- stage
- semiconductor chip
- inner pattern
- support bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 低融点ガラスシール型半導体装置または樹脂
モールド型半導体装置を構成するリードフレームに関
し、搭載する半導体チップに合ったインナーパターンと
ステージを選択できる複合型リードフレームの提供を目
的とする。 【構成】 少なくともサポートバー51およびインナーパ
ターン52を含むリードフレーム本体５と、リードフレー
ム本体５とは別にサポートバー51に溶接可能なよう形成
されたステージ６からなり、搭載される半導体チップ１
に適合したインナーパターン52を有するリードフレーム
本体５と、半導体チップ１のチップサイズに適合したス
テージ６が合成されるように構成する。
モールド型半導体装置を構成するリードフレームに関
し、搭載する半導体チップに合ったインナーパターンと
ステージを選択できる複合型リードフレームの提供を目
的とする。 【構成】 少なくともサポートバー51およびインナーパ
ターン52を含むリードフレーム本体５と、リードフレー
ム本体５とは別にサポートバー51に溶接可能なよう形成
されたステージ６からなり、搭載される半導体チップ１
に適合したインナーパターン52を有するリードフレーム
本体５と、半導体チップ１のチップサイズに適合したス
テージ６が合成されるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は低融点ガラスシール型半
導体装置または樹脂モールド型半導体装置を構成するリ
ードフレームに係り、特に搭載する半導体チップに合っ
たインナーパターンとステージを選択できる複合型リー
ドフレームに関する。
導体装置または樹脂モールド型半導体装置を構成するリ
ードフレームに係り、特に搭載する半導体チップに合っ
たインナーパターンとステージを選択できる複合型リー
ドフレームに関する。
【０００２】低融点ガラスシール型半導体装置または樹
脂モールド型半導体装置を構成するリードフレームにお
いて、リードフレームのステージに搭載される半導体チ
ップが半導体集積回路素子の場合は、リード数、即ちイ
ンナーパターンの数が同一であっても半導体チップのチ
ップサイズは回路構成によってしばしば異なる。
脂モールド型半導体装置を構成するリードフレームにお
いて、リードフレームのステージに搭載される半導体チ
ップが半導体集積回路素子の場合は、リード数、即ちイ
ンナーパターンの数が同一であっても半導体チップのチ
ップサイズは回路構成によってしばしば異なる。
【０００３】大量生産される機種については一般にチッ
プサイズに適合したリードフレームが準備されるが、試
作品を含め生産量の少ない機種についてもそれぞれチッ
プサイズに適合したリードフレームを準備すると、リー
ドフレームの種類が多くなって製造設備の設計や製造に
多くの費用と時間が費やされる。
プサイズに適合したリードフレームが準備されるが、試
作品を含め生産量の少ない機種についてもそれぞれチッ
プサイズに適合したリードフレームを準備すると、リー
ドフレームの種類が多くなって製造設備の設計や製造に
多くの費用と時間が費やされる。
【０００４】そこで搭載する半導体チップに合ったイン
ナーパターンとステージを選択できる複合型リードフレ
ームの開発が要望されている。
ナーパターンとステージを選択できる複合型リードフレ
ームの開発が要望されている。
【０００５】
【従来の技術】図３は従来のリードフレームを示す斜視
図である。従来のリードフレーム２は図３に示す如く半
導体チップ１を搭載するステージ21と、ステージ21を支
持する複数のサポートバー22と、ステージ21の周囲に配
設された複数のインナーパターン23を有し、ステージ21
とサポートバー22とインナーパターン23はフレーム24と
共に同一金属板から形成されている。
図である。従来のリードフレーム２は図３に示す如く半
導体チップ１を搭載するステージ21と、ステージ21を支
持する複数のサポートバー22と、ステージ21の周囲に配
設された複数のインナーパターン23を有し、ステージ21
とサポートバー22とインナーパターン23はフレーム24と
共に同一金属板から形成されている。
【０００６】かかるリードフレーム２のステージ21に半
導体チップ１を搭載したあと、半導体チップ１上の図示
省略された電極とインナーパターン23がボンディングさ
れたワイヤーで接続され、樹脂モールド型半導体装置に
あっては半導体チップ１が成形された樹脂の中に封入さ
れる。
導体チップ１を搭載したあと、半導体チップ１上の図示
省略された電極とインナーパターン23がボンディングさ
れたワイヤーで接続され、樹脂モールド型半導体装置に
あっては半導体チップ１が成形された樹脂の中に封入さ
れる。
【０００７】
【発明が解決しようとする課題】しかし、リードフレー
ムのステージに搭載される半導体チップが半導体集積回
路素子の場合は、リード数、即ちインナーパターンの数
が同一であっても半導体チップのチップサイズは回路構
成によってしばしば異なる。
ムのステージに搭載される半導体チップが半導体集積回
路素子の場合は、リード数、即ちインナーパターンの数
が同一であっても半導体チップのチップサイズは回路構
成によってしばしば異なる。
【０００８】したがって試作品を含め生産量の少ない機
種についてもそれぞれチップサイズに適合したリードフ
レームを準備すると、リードフレームの種類が多くなっ
て製造設備の設計や製造に多くの費用と時間が費やされ
るという問題があった。
種についてもそれぞれチップサイズに適合したリードフ
レームを準備すると、リードフレームの種類が多くなっ
て製造設備の設計や製造に多くの費用と時間が費やされ
るという問題があった。
【０００９】本発明の目的は搭載する半導体チップに合
ったインナーパターンとステージを選択できる複合型リ
ードフレームを提供することにある。
ったインナーパターンとステージを選択できる複合型リ
ードフレームを提供することにある。
【００１０】
【課題を解決するための手段】図１は本発明になる複合
型リードフレームを示す斜視図である。なお全図を通し
同じ対象物は同一記号で表している。
型リードフレームを示す斜視図である。なお全図を通し
同じ対象物は同一記号で表している。
【００１１】上記課題は半導体チップが搭載されるステ
ージおよびステージを支持する複数のサポートバーと、
ステージの両側または周囲に配設された複数のインナー
パターンを有するリードフレームであって、少なくとも
サポートバー51およびインナーパターン52を含むリード
フレーム本体５と、リードフレーム本体５とは別にサポ
ートバー51に溶接可能なよう形成されたステージ６から
なり、搭載される半導体チップ１に適合したインナーパ
ターン52を有するリードフレーム本体５と、半導体チッ
プ１のチップサイズに適合したステージ６が合成される
本発明の複合型リードフレームによって達成される。
ージおよびステージを支持する複数のサポートバーと、
ステージの両側または周囲に配設された複数のインナー
パターンを有するリードフレームであって、少なくとも
サポートバー51およびインナーパターン52を含むリード
フレーム本体５と、リードフレーム本体５とは別にサポ
ートバー51に溶接可能なよう形成されたステージ６から
なり、搭載される半導体チップ１に適合したインナーパ
ターン52を有するリードフレーム本体５と、半導体チッ
プ１のチップサイズに適合したステージ６が合成される
本発明の複合型リードフレームによって達成される。
【００１２】
【作用】図１において少なくともサポートバーおよびイ
ンナーパターンを含むリードフレーム本体と、リードフ
レーム本体とは別にサポートバーに溶接可能なよう形成
されたステージからなり、搭載される半導体チップに適
合したインナーパターンを有するリードフレーム本体
と、半導体チップのチップサイズに適合したステージが
合成される本発明の複合型リードフレームは、複数種類
のリードフレーム本体とステージを準備しておきそれを
合成することによって、数多くの機種の半導体チップに
適合するリードフレームを創り出すことが可能になる。
即ち、搭載する半導体チップに合ったインナーパターン
とステージを選択できる複合型リードフレームを実現す
ることができる。
ンナーパターンを含むリードフレーム本体と、リードフ
レーム本体とは別にサポートバーに溶接可能なよう形成
されたステージからなり、搭載される半導体チップに適
合したインナーパターンを有するリードフレーム本体
と、半導体チップのチップサイズに適合したステージが
合成される本発明の複合型リードフレームは、複数種類
のリードフレーム本体とステージを準備しておきそれを
合成することによって、数多くの機種の半導体チップに
適合するリードフレームを創り出すことが可能になる。
即ち、搭載する半導体チップに合ったインナーパターン
とステージを選択できる複合型リードフレームを実現す
ることができる。
【００１３】
【実施例】以下添付図により本発明の実施例について説
明する。なお図２は本発明になるリードフレームの変形
例を示す斜視図である。
明する。なお図２は本発明になるリードフレームの変形
例を示す斜視図である。
【００１４】本発明になる複合型リードフレームは図１
に示す如くリードフレーム本体５とステージ６からな
り、リードフレーム本体５はフレーム53と共に同一金属
板から形成された複数のサポートバー51とインナーパタ
ーン52を有し、それぞれインナーパターン52の位置や数
の異なる複数種類のものが予め準備されている。
に示す如くリードフレーム本体５とステージ６からな
り、リードフレーム本体５はフレーム53と共に同一金属
板から形成された複数のサポートバー51とインナーパタ
ーン52を有し、それぞれインナーパターン52の位置や数
の異なる複数種類のものが予め準備されている。
【００１５】一方、リードフレーム本体５とは別に形成
されたステージ６はサポートバー51に溶接するためのア
−ム61と、溶接したときにインナーパターン52に対向す
る面には焼付けられた結晶化ガラス等からなる絶縁体層
62を有し、各種の半導体チップに適合可能なよう大きさ
の異なる複数種類のものが予め準備されている。
されたステージ６はサポートバー51に溶接するためのア
−ム61と、溶接したときにインナーパターン52に対向す
る面には焼付けられた結晶化ガラス等からなる絶縁体層
62を有し、各種の半導体チップに適合可能なよう大きさ
の異なる複数種類のものが予め準備されている。
【００１６】したがって搭載される半導体チップ１に適
合したインナーパターン52を有するリードフレーム本体
５のサポートバー51に、搭載される半導体チップ１のチ
ップサイズに適合した大きさを有するステージ６のア−
ム61を溶接することによって所望するリードフレームを
合成することができる。
合したインナーパターン52を有するリードフレーム本体
５のサポートバー51に、搭載される半導体チップ１のチ
ップサイズに適合した大きさを有するステージ６のア−
ム61を溶接することによって所望するリードフレームを
合成することができる。
【００１７】なお、サポートバー51に溶接されるステー
ジ６はインナーパターン52に対向する面に絶縁体層62を
具えているため、図２に示す如くステージ６の下部空間
をインナーパターン52の接続領域として利用することも
可能である。
ジ６はインナーパターン52に対向する面に絶縁体層62を
具えているため、図２に示す如くステージ６の下部空間
をインナーパターン52の接続領域として利用することも
可能である。
【００１８】このように少なくともサポートバーおよび
インナーパターンを含むリードフレーム本体と、リード
フレーム本体とは別にサポートバーに溶接可能なよう形
成されたステージからなり、搭載される半導体チップに
適合したインナーパターンを有するリードフレーム本体
と、半導体チップのチップサイズに適合したステージが
合成される本発明の複合型リードフレームは、複数種類
のリードフレーム本体とステージを準備しておきそれを
合成することによって、数多くの機種の半導体チップに
適合するリードフレームを創り出すことが可能になる。
即ち、搭載する半導体チップに合ったインナーパターン
とステージを選択できる複合型リードフレームを実現す
ることができる。
インナーパターンを含むリードフレーム本体と、リード
フレーム本体とは別にサポートバーに溶接可能なよう形
成されたステージからなり、搭載される半導体チップに
適合したインナーパターンを有するリードフレーム本体
と、半導体チップのチップサイズに適合したステージが
合成される本発明の複合型リードフレームは、複数種類
のリードフレーム本体とステージを準備しておきそれを
合成することによって、数多くの機種の半導体チップに
適合するリードフレームを創り出すことが可能になる。
即ち、搭載する半導体チップに合ったインナーパターン
とステージを選択できる複合型リードフレームを実現す
ることができる。
【００１９】
【発明の効果】上述の如く本発明によれば搭載する半導
体チップに合ったインナーパターンとステージを選択で
きる複合型リードフレームを提供することができる。
体チップに合ったインナーパターンとステージを選択で
きる複合型リードフレームを提供することができる。
【図１】 本発明になる複合型リードフレームを示す斜
視図である。
視図である。
【図２】 本発明になるリードフレームの変形例を示す
斜視図である。
斜視図である。
【図３】 従来のリードフレームを示す斜視図である。
１ 半導体チップ ５ リードフレーム本体 ６ ステージ 51 サポートバー 52 インナーパターン 53 フレーム 61 ア−ム 62 絶縁体層
Claims (1)
- 【請求項１】 半導体チップが搭載されるステージおよ
び該ステージを支持する複数のサポートバーと、該ステ
ージの両側または周囲に配設された複数のインナーパタ
ーンを有するリードフレームであって、 少なくともサポートバー(51)およびインナーパターン(5
2)を含むリードフレーム本体(5) と、該リードフレーム
本体(5) とは別に該サポートバー(51)に溶接可能なよう
形成されたステージ(6)からなり、 搭載される半導体チップ(1) に適合したインナーパター
ン(52)を有する該リードフレーム本体(5) と、該半導体
チップ(1) のチップサイズに適合した該ステージ(6) が
合成されることを特徴とする複合型リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20776291A JPH0547986A (ja) | 1991-08-20 | 1991-08-20 | 複合型リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20776291A JPH0547986A (ja) | 1991-08-20 | 1991-08-20 | 複合型リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547986A true JPH0547986A (ja) | 1993-02-26 |
Family
ID=16545130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20776291A Withdrawn JPH0547986A (ja) | 1991-08-20 | 1991-08-20 | 複合型リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547986A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0735582A1 (fr) * | 1995-03-31 | 1996-10-02 | STMicroelectronics S.A. | Boîtier de montage d'une puce de circuit intégré |
-
1991
- 1991-08-20 JP JP20776291A patent/JPH0547986A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0735582A1 (fr) * | 1995-03-31 | 1996-10-02 | STMicroelectronics S.A. | Boîtier de montage d'une puce de circuit intégré |
| FR2732509A1 (fr) * | 1995-03-31 | 1996-10-04 | Sgs Thomson Microelectronics | Boitier de montage d'une puce de circuit integre |
| JPH08321576A (ja) * | 1995-03-31 | 1996-12-03 | Sgs Thomson Microelectron Sa | リードフレームを実現する方法および集積回路ケーシング |
| US6049971A (en) * | 1995-03-31 | 2000-04-18 | Sgs-Thomson Microelectronics S.A. | Casing for integrated circuit chips and method of fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08186225A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2004014801A (ja) | 半導体装置およびその製造方法 | |
| JPH0547986A (ja) | 複合型リードフレーム | |
| JP2003282810A (ja) | 半導体装置及びその製造方法 | |
| JPH03214763A (ja) | 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置 | |
| JP2010518620A (ja) | 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法 | |
| JP2007088264A (ja) | 樹脂封止型半導体装置 | |
| JPH02253650A (ja) | リードフレーム | |
| JP2013168669A (ja) | 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法 | |
| JPH0645476A (ja) | 混成集積回路の製造方法 | |
| JPH0312954A (ja) | 樹脂封止型半導体装置 | |
| JPH09307026A (ja) | 電子モジュール構造 | |
| JPH0621309A (ja) | リードフレーム | |
| JP4318304B2 (ja) | モジュール化リードフレームの製造方法。 | |
| KR100395673B1 (ko) | 반도체 조립 프레임의 제조 방법 및 그 조립체 | |
| JPH0241866Y2 (ja) | ||
| JP4334440B2 (ja) | 半導体装置用のリードフレームとそれを用いた半導体装置およびそれを用いた半導体装置の製造方法 | |
| JPH0336782A (ja) | 集積回路装置 | |
| JPH01216563A (ja) | リードフレームの製造方法 | |
| JPH06169054A (ja) | リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法 | |
| JPH06252292A (ja) | 半導体パッケージ | |
| JPH10209330A (ja) | Ｂｇａ型中空半導体パッケージ | |
| JPH05343559A (ja) | 半導体装置用パッケージ | |
| JPH02271654A (ja) | リードフレームおよび半導体集積回路装置 | |
| JPH04164357A (ja) | 半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |