JPH06252292A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH06252292A
JPH06252292A JP5642093A JP5642093A JPH06252292A JP H06252292 A JPH06252292 A JP H06252292A JP 5642093 A JP5642093 A JP 5642093A JP 5642093 A JP5642093 A JP 5642093A JP H06252292 A JPH06252292 A JP H06252292A
Authority
JP
Japan
Prior art keywords
resin
semiconductor package
semiconductor
package
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5642093A
Other languages
English (en)
Inventor
Kazuo Murata
和夫 村田
Toshio Mizue
俊雄 水江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP5642093A priority Critical patent/JPH06252292A/ja
Publication of JPH06252292A publication Critical patent/JPH06252292A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】半導体装置を収容するパッケージであって、パ
ッケージ材料に導電性のない樹脂パッケージの新規な構
成に関する。 【構成】素子または集積回路である半導体チップ2と、
該半導体チップ2を埋設したモールド樹脂4とを含む半
導体パッケージにおいて、更に、該半導体チップ2に対
してシールドを形成するように、該モールド樹脂中に埋
設された金網3を備え、該金網3がトランスファモール
ド時の樹脂の充填を妨げないように選択されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体パッケージに関
する。より詳細には、本発明は、半導体装置を収容する
パッケージであって、パッケージ材料に導電性のない樹
脂パッケージの新規な構成に関する。
【0002】
【従来の技術】近年の半導体集積回路技術の急速な進歩
により、集積回路の高集積化、高機能化には目を見張る
ものがある。また、実際に製品化された各種の電子機器
では、既に高集積化されている種々の集積回路が高い実
装密度で実装されており、集積回路間での雑音の遮断が
重要な課題になっている。
【0003】一方、半導体装置用のパッケージは、ガラ
ス、セラミック、樹脂、メタル等の種々のものが用途に
応じて使用されているが、生産性とコストの観点から、
トランスファモールドあるいはインジェクションモール
ドによる樹脂パッケージの利用が拡大している。
【0004】
【発明が解決しようとする課題】ところで、樹脂パッケ
ージはそれ自体にはシールド機能がない。従って、この
種のパッケージを使用した電子機器でシールドが必要な
場合、パッケージを母基板上に実装した後に、基板全体
あるいはそのパッケージを含む基板上の特定の領域にシ
ールド部材を装着している。
【0005】しかしながら、このような方法では、実際
にシールドが必要なパッケージの寸法からすると非常に
大きな寸法のシールド部材が必要になる。また、特に同
じ基板上で相互にシールドする必要があるものが実装さ
れている場合に、基板上でシールド部材が占める領域が
非常に大きくなる。このため、シールドの必要な電子機
器では実装密度が著しく低下するという問題があった。
【0006】また、半導体パッケージとは別にシールド
部材を装着する工程が必要になるので、その半導体パッ
ケージを使用する電子機器の組立て工数が増加し、最終
的な電子機器の生産性も低下するという問題がある。
【0007】更に、集積回路に対してシールドが必要な
場合、メタルパッケージを使用することもできるが、メ
タルパッケージは非常にコストが高いので製品に採用で
きる分野は限られてしまう。
【0008】そこで、本発明は、上記従来技術の問題点
を解決して、低コストで生産性に優れ、且つ、シールド
機能を有する新規な半導体パッケージを提供することを
その目的としている。
【0009】
【課題を解決するための手段】本発明に従うと、素子ま
たは集積回路である半導体チップと、該半導体チップを
埋設したモールド樹脂とを含む半導体パッケージにおい
て、該半導体チップに対して電磁シールドを形成するよ
うに、該モールド樹脂中に埋設された導電性の金網を備
えることを特徴とする半導体パッケージが提供される。
【0010】
【作用】本発明に係る半導体パッケージは、樹脂パッケ
ージの製造工程を実質的に変更することなくトランスフ
ァモールドにより製造することができるシールド部材を
内蔵した半導体パッケージである。
【0011】即ち、トランスファモールドによる樹脂製
半導体パッケージは生産性の高さや低コストという点で
は好ましい構造であるが、内部の半導体素子または集積
回路チップに対するシールド機能はなかった。従って、
従来は、パッケージとは別にシールド部材を実装する
か、高価なメタルパッケージを使用しなければならなか
った。
【0012】これに対して、本発明に係る半導体パッケ
ージは、モールド樹脂中にシールド部材を埋設すること
により、樹脂パッケージでありながらシールド機能を有
する新規な半導体パッケージを実現している。
【0013】また、樹脂パッケージの表面にシールド部
材を装着したりモールド樹脂中に単純に金属部材を埋設
しようとすると、トランスファモールド工程を繰り返す
等、従来よりも半導体パッケージの製造工程が増加する
ことが避けられなかった。
【0014】これに対して、本発明に係る半導体パッケ
ージでは、シールド部材として金網を使用しており、リ
ードフレームや半導体チップと共にシールド部材を一括
してモールドすることを可能としている。即ち、シール
ド部材として金網を使用することにより、注入した樹脂
が金網の開口を通過して内部まで充填されるので、樹脂
層に欠陥が生じることがない。また、樹脂層の内部にシ
ールド部材を埋設した樹脂パッケージを1回のトランス
ファモールド工程で製造することができる。
【0015】また、上記金網により形成されたシールド
部材は、何らかの形で接地に接続されるように構成する
ことが望ましい。即ち、その半導体パッケージに収容さ
れた半導体チップのグラウンド端子、電源線等に接続し
たり、無接続のリードピンのひとつに接続してパッケー
ジ外部で接地できるようにしたりすることが好ましい。
このような構成によりシールドの性能は著しく向上され
る。
【0016】尚、本発明に係る半導体パッケージにおい
てシールド部材として使用する金網は、良導体で、樹脂
が充分に通過する開口を有するものならば、任意の材料
を選択することができる。但し、半導体パッケージの実
際の製造工程においてリードフレーム等の部材に接合す
ることを考慮すると、銅合金、鉄系合金、ステンレス等
の金網を使用することが好ましい。また、シールドとし
ての機能を考えると、織金網よりも、ラス加工やパンチ
ング加工により1枚の金属部材から製造された金網を使
用することが有利である。
【0017】以下、実施例を挙げて本発明をより具体的
に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
【0018】
【実施例】図1は、本発明に係る半導体パッケージの具
体的な構成例を示す図である。
【0019】同図に示すように、リードピン1aを含む
リードフレーム1上に装荷された半導体チップ2および
シールド部材3を、モールド樹脂4によって一括してモ
ールドすることにより構成されている。
【0020】ここで、シールド部材としての金網は、38
メッシュの銅合金製金網であり、を14mm×16mm×4mmの
1面が開放された立方体に整形したしたものである。ま
た、モールド樹脂としては、住友ベークライト社製のEM
E6300Hを使用した。更に、形成温度を摂氏 175度とし、
樹脂注入時の樹脂堆積速度を760mm3/秒とした。
【0021】尚、シールド部材としての金網は、レーザ
溶接または抵抗溶接によりリードフレームに対して固定
し、トランスファモールド工程において金網が移動しな
いようにした。
【0022】図2は、本発明に係る半導体パッケージの
他の実施態様を示す図である。
【0023】図2(a) に示す態様では、基本的な構成は
図1に示したものと同じであるが、シールド部材3とし
て使用されている金網の形状が異なっている。即ち、こ
こで使用されている金網は、帯状のものを曲げて、2箇
所でリードフレーム1に接合されている。このような構
成では、生産性や金網の歩留りが向上される一方、シー
ルドとしての実質的な機能はほとんど低下しない。
【0024】また、図2(b) に示す態様では、シールド
部材3は、パッケージ内の1対の半導体チップ2aと2
bとの間をシールドするように構成されている。即ち、
この態様では、シールド3としての金網は板状で、半導
体チップ2aトランスファモールド2へとの間で直立す
るようにリードフレーム1に接合されている。
【0025】
【発明の効果】以上説明したように、本発明によれば、
生産性が高く、製造コストの低い樹脂パッケージであり
ながらシールド機能を備えた半導体パッケージが提供さ
れる。また、この半導体パッケージは、従来の半導体パ
ッケージと実質的に同じ工程で製造することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体パッケージの具体的な構成
例を示す図である。
【図2】本発明に係る半導体パッケージの他の実施態様
を示す図である。
【符号の説明】
1・・・リードフレーム、 1a・・リードピン、2、
2a、2b・・・半導体チップ、3・・・シールド部
材、 4・・・モールド樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】素子または集積回路である半導体チップ
    と、該半導体チップを埋設したモールド樹脂とを含む半
    導体パッケージにおいて、該半導体チップに対して電磁
    シールドを形成するように該モールド樹脂中に埋設され
    た導電性の金網を備えることを特徴とする半導体パッケ
    ージ。
JP5642093A 1993-02-22 1993-02-22 半導体パッケージ Pending JPH06252292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5642093A JPH06252292A (ja) 1993-02-22 1993-02-22 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5642093A JPH06252292A (ja) 1993-02-22 1993-02-22 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH06252292A true JPH06252292A (ja) 1994-09-09

Family

ID=13026617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5642093A Pending JPH06252292A (ja) 1993-02-22 1993-02-22 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH06252292A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
US9468041B2 (en) 2011-05-18 2016-10-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Electrical heating device for heating a liquid, method for producing same, and use in the electrical simulation of nuclear fuel rods
CN108847412A (zh) * 2018-06-01 2018-11-20 清华大学 基于系统级封装的柔性电子器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
US7659604B2 (en) 2004-03-30 2010-02-09 Panasonic Corporation Module component and method for manufacturing the same
US9468041B2 (en) 2011-05-18 2016-10-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Electrical heating device for heating a liquid, method for producing same, and use in the electrical simulation of nuclear fuel rods
CN108847412A (zh) * 2018-06-01 2018-11-20 清华大学 基于系统级封装的柔性电子器件

Similar Documents

Publication Publication Date Title
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
JP5058599B2 (ja) ワイヤボンドボールグリッドアレイ用グランドアーチ
US6813154B2 (en) Reversible heat sink packaging assembly for an integrated circuit
CN101416305B (zh) 具有集成通孔散热器引脚的模制半导体封装
US5444304A (en) Semiconductor device having a radiating part
US6603193B2 (en) Semiconductor package
KR19990029932A (ko) 집적 회로용 와이어 본드 패키지를 위한 방법 및 장치
US5959842A (en) Surface mount power supply package and method of manufacture thereof
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
US6847115B2 (en) Packaged semiconductor device for radio frequency shielding
KR19980086923A (ko) 방열판 상에 장착된 펠릿을 구비하는 반도체 장치 및 제조방법
EP1577947A1 (en) Semiconductor device comprising an encapsulating material that attenuates electromagnetic interference
JPH06252292A (ja) 半導体パッケージ
KR20050100684A (ko) 전자 부품 및 그 제조 방법
US6639305B2 (en) Single layer surface mount package
US20060125079A1 (en) High density package interconnect wire bond strip line and method therefor
JPH1167947A (ja) ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体
US9941208B1 (en) Substrate structure and manufacturing method thereof
KR102378155B1 (ko) 패키지 내 구획 차폐물 및 능동 전자기 적합성 차폐물을 갖는 반도체 패키지
JP2813588B2 (ja) 半導体装置およびその製造方法
JPH05275838A (ja) 電子装置用モジュール
US11211340B2 (en) Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US6560121B1 (en) Method for surface mounting of a microwave package on a printed circuit and package and printed circuit for implementing said method
US20230046693A1 (en) Electronic component with moulded package
CN115799228A (zh) 集成模块及其制造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010626