JPH0547754A - パツシベ−シヨン膜の形成方法 - Google Patents
パツシベ−シヨン膜の形成方法Info
- Publication number
- JPH0547754A JPH0547754A JP20581291A JP20581291A JPH0547754A JP H0547754 A JPH0547754 A JP H0547754A JP 20581291 A JP20581291 A JP 20581291A JP 20581291 A JP20581291 A JP 20581291A JP H0547754 A JPH0547754 A JP H0547754A
- Authority
- JP
- Japan
- Prior art keywords
- film
- passivation film
- plasma
- forming
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 Ａｌのヒロックの発生を低減させて、ＩＣの
信頼性を向上できるパッシベ−ション膜の形成方法を実
現する。 【構成】 Ｓｉ基板に形成した層間膜およびＡｌ配線上
に電子サイクロトロン共鳴プラズマＣＶＤ装置を使用し
て、常温で電子サイクロトロン共鳴プラズマＳｉＮ膜を
堆積させ、その上にプラズマＣＶＤ装置を使用して、約
２５０℃でプラズマＳｉＮ膜を堆積させて形成したこと
を特徴とする。
信頼性を向上できるパッシベ−ション膜の形成方法を実
現する。 【構成】 Ｓｉ基板に形成した層間膜およびＡｌ配線上
に電子サイクロトロン共鳴プラズマＣＶＤ装置を使用し
て、常温で電子サイクロトロン共鳴プラズマＳｉＮ膜を
堆積させ、その上にプラズマＣＶＤ装置を使用して、約
２５０℃でプラズマＳｉＮ膜を堆積させて形成したこと
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣの最終工程である
パッシベ−ション膜の形成方法に関するものである。
パッシベ−ション膜の形成方法に関するものである。
【０００２】
【従来の技術】ＩＣの最終工程であるパッシベ−ション
膜は、半導体表面に処理を施して素子の安定化をはかる
ものであり、通常、半導体最上の表面に、リンケイ酸ガ
ラスや窒化ケイ素膜を被着して、ナトリウムなどの不純
物や水分の導入を防止するために形成されている。
膜は、半導体表面に処理を施して素子の安定化をはかる
ものであり、通常、半導体最上の表面に、リンケイ酸ガ
ラスや窒化ケイ素膜を被着して、ナトリウムなどの不純
物や水分の導入を防止するために形成されている。
【０００３】このようなパッシベ−ション膜としては、
従来、パッケ−ジの種類によって、ＰＳＧ膜あるいはプ
ラズマＣＶＤ装置を利用したプラズマＳｉＯ膜やプラズ
マＳｉＮ膜などが利用されていた。
従来、パッケ−ジの種類によって、ＰＳＧ膜あるいはプ
ラズマＣＶＤ装置を利用したプラズマＳｉＯ膜やプラズ
マＳｉＮ膜などが利用されていた。
【０００４】しかし、上記いずれのパッシベ−ション膜
の場合も、２５０℃〜４００℃程度の温度で、膜の堆積
を行うために、Ａｌのヒロックが発生してしまう。この
ヒロックは、Ａｌの突起物のようなものであり、例え
ば、パッシベ−ションなどの膜を突き破ってしまうよう
な現象である。このヒロックが発生すると、ＩＣの信頼
性試験などを行った時に、その部分から水分などが侵入
して、ＩＣを破損してしまうことになり、ＩＣの信頼性
を悪化させる原因となっていた。
の場合も、２５０℃〜４００℃程度の温度で、膜の堆積
を行うために、Ａｌのヒロックが発生してしまう。この
ヒロックは、Ａｌの突起物のようなものであり、例え
ば、パッシベ−ションなどの膜を突き破ってしまうよう
な現象である。このヒロックが発生すると、ＩＣの信頼
性試験などを行った時に、その部分から水分などが侵入
して、ＩＣを破損してしまうことになり、ＩＣの信頼性
を悪化させる原因となっていた。
【０００５】
【発明が解決しようとする課題】本発明は上記従来技術
の課題を踏まえてなされたものであり、電子サイクロト
ロン共鳴（Electron Cyclotron Resonance：以下、単に
ＥＣＲという）プラズマＣＶＤ装置とプラズマＣＶＤ装
置を使用して、パッシベ−ション膜を作製することによ
り、従来のものよりも、ヒロックを軽減し、作製される
ＩＣの信頼性を向上できるパッシベ−ション膜の形成方
法を提供することを目的としたものである。
の課題を踏まえてなされたものであり、電子サイクロト
ロン共鳴（Electron Cyclotron Resonance：以下、単に
ＥＣＲという）プラズマＣＶＤ装置とプラズマＣＶＤ装
置を使用して、パッシベ−ション膜を作製することによ
り、従来のものよりも、ヒロックを軽減し、作製される
ＩＣの信頼性を向上できるパッシベ−ション膜の形成方
法を提供することを目的としたものである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の本発明の構成は、Ｓｉ基板に形成した層間膜およびＡ
ｌ配線上に電子サイクロトロン共鳴プラズマＣＶＤ装置
を使用して、常温で電子サイクロトロン共鳴プラズマＳ
ｉＮ膜を堆積させ、その上にプラズマＣＶＤ装置を使用
して、約２５０℃でプラズマＳｉＮ膜を堆積させて形成
したことを特徴とするものである。
の本発明の構成は、Ｓｉ基板に形成した層間膜およびＡ
ｌ配線上に電子サイクロトロン共鳴プラズマＣＶＤ装置
を使用して、常温で電子サイクロトロン共鳴プラズマＳ
ｉＮ膜を堆積させ、その上にプラズマＣＶＤ装置を使用
して、約２５０℃でプラズマＳｉＮ膜を堆積させて形成
したことを特徴とするものである。
【０００７】
【作用】本発明によれば、最初に常温で膜を付けること
により、ＩＣの配線のＡｌの部分に直接に高熱が掛から
ないため、Ａｌのヒロックの発生を軽減することができ
る。
により、ＩＣの配線のＡｌの部分に直接に高熱が掛から
ないため、Ａｌのヒロックの発生を軽減することができ
る。
【０００８】
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明のパッシベ−ション膜の形成方法を示す工程
図である。図１において、本発明のパッシベ−ション膜
の形成方法は、Ｓｉ基板に形成された層間膜およびＡｌ
配線上に、まず、ＥＣＲプラズマＣＶＤ装置を使用し
て、常温で２０００×１０-10 ｍ程度のＥＣＲプラズマ
ＳｉＮ膜を堆積させる。次に、このＥＣＲプラズマＣＶ
Ｄ膜の上に、プラズマＣＶＤ装置を使用して、約２５０
℃で６０００×１０-10 ｍ程度のプラズマＳｉＮ膜を堆
積させることにより、パッシベ−ション膜を形成してい
る。
１は本発明のパッシベ−ション膜の形成方法を示す工程
図である。図１において、本発明のパッシベ−ション膜
の形成方法は、Ｓｉ基板に形成された層間膜およびＡｌ
配線上に、まず、ＥＣＲプラズマＣＶＤ装置を使用し
て、常温で２０００×１０-10 ｍ程度のＥＣＲプラズマ
ＳｉＮ膜を堆積させる。次に、このＥＣＲプラズマＣＶ
Ｄ膜の上に、プラズマＣＶＤ装置を使用して、約２５０
℃で６０００×１０-10 ｍ程度のプラズマＳｉＮ膜を堆
積させることにより、パッシベ−ション膜を形成してい
る。
【０００９】ここで、図２は従来のパッシベ−ション膜
の形成方法を示す工程図である。図２に示すように、従
来は、Ｓｉ基板に形成された層間膜およびＡｌ配線上
に、常圧ＣＶＤ装置あるいはプラズマＣＶＤ装置を使用
して、２５０℃〜４００℃程度の温度でＰＳＧ膜あるい
はプラズマＳｉＮ膜を堆積させて、パッシベ−ション膜
を形成していた。したがって、ＩＣのＡｌ配線の部分に
直接に高熱がかかるため、Ａｌのヒロックが発生してい
た。
の形成方法を示す工程図である。図２に示すように、従
来は、Ｓｉ基板に形成された層間膜およびＡｌ配線上
に、常圧ＣＶＤ装置あるいはプラズマＣＶＤ装置を使用
して、２５０℃〜４００℃程度の温度でＰＳＧ膜あるい
はプラズマＳｉＮ膜を堆積させて、パッシベ−ション膜
を形成していた。したがって、ＩＣのＡｌ配線の部分に
直接に高熱がかかるため、Ａｌのヒロックが発生してい
た。
【００１０】しかし、本発明の形成方法では、まず、Ａ
ｌ配線部分に常温でＥＣＲプラズマＳｉＮ膜を堆積した
後に、約２５０℃でプラズマＳｉＮ膜を堆積させて、パ
ッシベ−ション膜を形成している。したがって、Ａｌ配
線部分では、従来のものに比べて、直接に高熱がかかる
ことを和らげることができるため、Ａｌのヒロックの発
生を低減することができる。つまり、ＩＣの信頼性を向
上することができる。
ｌ配線部分に常温でＥＣＲプラズマＳｉＮ膜を堆積した
後に、約２５０℃でプラズマＳｉＮ膜を堆積させて、パ
ッシベ−ション膜を形成している。したがって、Ａｌ配
線部分では、従来のものに比べて、直接に高熱がかかる
ことを和らげることができるため、Ａｌのヒロックの発
生を低減することができる。つまり、ＩＣの信頼性を向
上することができる。
【００１１】
【発明の効果】以上、実施例と共に具体的に説明したよ
うに、本発明によれば、Ａｌ配線の上に常温でＣＶＤ膜
を形成している。したがって、Ａｌのヒロックの発生を
低減できるため、ＩＣの信頼性を向上でき、強いてはＩ
Ｃの歩留まり向上にも寄与できるパッシベ−ション膜の
形成方法を実現できる。
うに、本発明によれば、Ａｌ配線の上に常温でＣＶＤ膜
を形成している。したがって、Ａｌのヒロックの発生を
低減できるため、ＩＣの信頼性を向上でき、強いてはＩ
Ｃの歩留まり向上にも寄与できるパッシベ−ション膜の
形成方法を実現できる。
【図１】本発明のパッシベ−ション膜の形成方法を示す
工程図である。
工程図である。
【図２】従来のパッシベ−ション膜の形成方法を示す工
程図である。
程図である。
Claims (1)
- 【請求項１】 Ｓｉ基板に形成した層間膜およびＡｌ配
線上に電子サイクロトロン共鳴プラズマＣＶＤ装置を使
用して、常温で電子サイクロトロン共鳴プラズマＳｉＮ
膜を堆積させ、その上にプラズマＣＶＤ装置を使用し
て、約２５０℃でプラズマＳｉＮ膜を堆積させて形成し
たことを特徴とするパッシベ−ション膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20581291A JPH0547754A (ja) | 1991-08-16 | 1991-08-16 | パツシベ−シヨン膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20581291A JPH0547754A (ja) | 1991-08-16 | 1991-08-16 | パツシベ−シヨン膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547754A true JPH0547754A (ja) | 1993-02-26 |
Family
ID=16513109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20581291A Pending JPH0547754A (ja) | 1991-08-16 | 1991-08-16 | パツシベ−シヨン膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547754A (ja) |
-
1991
- 1991-08-16 JP JP20581291A patent/JPH0547754A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2792335B2 (ja) | 半導体装置の製造方法 | |
| US5672543A (en) | Volcano defect-free tungsten plug | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JPH0547754A (ja) | パツシベ−シヨン膜の形成方法 | |
| JPH0917869A (ja) | 半導体素子の金属配線間絶縁膜の製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JP3332063B2 (ja) | ＳｉＮｘ／ＰＳＧ積層構造の形成方法 | |
| JPS60193362A (ja) | 半導体装置 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| KR101164996B1 (ko) | 반도체 소자의 절연층 제조방법 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH02218131A (ja) | 半導体装置およびその製造方法 | |
| TW495881B (en) | Forming method of passivation layer in semiconductor fabrication process | |
| JPH0284729A (ja) | アルミニウム系配線 | |
| JPH08274099A (ja) | 配線形成法 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPH01248643A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06120358A (ja) | 高集積半導体装置及びその製造方法 | |
| JPH06181294A (ja) | 半導体装置の製造方法 | |
| JPH0479330A (ja) | 積層配線の形成方法 | |
| KR950007960B1 (ko) | 반도체장치 및 그 제조방법 |