JPH054523U - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH054523U JPH054523U JP740691U JP740691U JPH054523U JP H054523 U JPH054523 U JP H054523U JP 740691 U JP740691 U JP 740691U JP 740691 U JP740691 U JP 740691U JP H054523 U JPH054523 U JP H054523U
- Authority
- JP
- Japan
- Prior art keywords
- variable capacitance
- capacitance diode
- diode element
- discharge
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 サ−ジ電圧や静電気による異常電圧に強い保
護素子と可変容量ダイオ−ド素子を樹脂モ−ルドした半
導体装置である。 【構成】 可変容量ダイオ−ド素子3と放電素子4が夫
々リ−ド1,2に接着されて配線され、これらの素子を
一体に樹脂モ−ルドした半導体装置であり、放電素子4
を介してサ−ジ電圧や静電気による異常電圧を放電する
ことによって、可変容量ダイオ−ド素子を保護するもの
である。
護素子と可変容量ダイオ−ド素子を樹脂モ−ルドした半
導体装置である。 【構成】 可変容量ダイオ−ド素子3と放電素子4が夫
々リ−ド1,2に接着されて配線され、これらの素子を
一体に樹脂モ−ルドした半導体装置であり、放電素子4
を介してサ−ジ電圧や静電気による異常電圧を放電する
ことによって、可変容量ダイオ−ド素子を保護するもの
である。
Description
【0001】
本考案は、サ−ジ電圧或は静電気による異常電圧から可変容量ダイオ−ド素子
を保護する半導体装置に関するものである。
【0002】
近年、可変容量ダイオ−ド素子は、2乃至3ボルトで充分な容量可変比が得ら
れるべく、PN接合の拡散深さが浅く設定されている。その結果、耐圧が約10
0ボルトにも達し、極めて良好な特性となった反面、1000ボルト以上にも達
するサ−ジ電圧或は静電気等による異常電圧に対して素子面積が小さいこともあ
って弱いものになっている。通常、このような異常電圧を回避する為に、保護素
子としてダイオ−ドが用いられている。
【0003】
可変容量ダイオ−ド素子に於ては、サ−ジ電圧或は静電気等の異常電圧から素
子の破壊を阻止するべく、従来行われているように可変容量ダイオード素子の電
極間に保護ダイオ−ドを付加したとすると、可変容量ダイオ−ド素子に対して並
列に容量素子が付加されることになり、電子チュ−ナのように並列容量や可変容
量の精度が要求される用途には、不要な容量が加算される為に、使用が不可能と
なる問題点がある。
本考案は、可変容量ダイオ−ド素子の容量を変えることなく、サ−ジ電圧によ
る素子の破壊や静電破壊から可変容量ダイオ−ド素子を保護しようとするもので
ある。
【0004】
本考案は、可変容量ダイオ−ド素子の一電極が第1のリ−ドに接続され、該可
変容量ダイオ−ド素子の他の電極が第2のリ−ドに接続され、使用電圧より高い
異常電圧が印可された場合に放電を開始する放電素子が該第1と該第2のリ−ド
間に接続され、該可変容量ダイオ−ド素子と該放電素子が一体に樹脂モ−ルドさ
れていることを特徴とするものであり、可変容量ダイオ−ド素子の端子間に発生
する浮遊容量を抑制するとともにサ−ジ電圧や静電気による素子の破壊を防止す
る半導体装置である。
【0005】
図1は、本考案の半導体装置の一実施例を示す斜視図である。1は第1のリ−
ドであり、リ−ド1の先端の部分には、可変容量ダイオ−ド素子3の裏面電極(
アノ−ド)が接続されている。可変容量ダイオ−ド素子3の表面電極(カソ−ド
)には、金線5が接続され、その他端は、第2のリ−ド2に接続されている。リ
−ド1の先端部には、突出部1aが設けられ、その突出部1aと、他のリ−ド2
の先端部間に所定の電圧で放電する放電素子4の放電電極4a、4bのリ−ドが
接続されている。配線の施された可変容量ダイオ−ド素子3と放電素子4は、図
示されていないが、樹脂モ−ルドされ、一体に成形される。
【0006】
無論、可変容量ダイオ−ド素子以外のトランジスタ素子等も他のリ−ド、或は
上記のリ−ド1,2を共用して接続し、可変容量ダイオ−ド素子と共に一体に樹
脂モ−ルドして半導体装置を形成してもよい。
【0007】
尚、放電素子4の接続は、リ−ド2の先端部に金線5を接続し、そのリ−ド2
の先端部に、放電素子4の電極4aを半田6等によって接続してもよい。或は、
可変容量ダイオ−ド素子が接続されているリ−ド1,2の裏面に突起部1aを設
けることなく放電素子4を半田等によって接続してもよい。
【0008】
図2は、本考案の半導体素子の他の実施例を示す斜視図であり、リ−ド1の先
端には、可変容量ダイオ−ド素子3が接続されており、そのリ−ド1の側面から
延びるリ−ド1の突出部1aと、リ−ド2の側面から延びるリ−ド2の突出部2
a間に放電素子4の放電電極4a、4bが接続されている。図1の実施例と同様
に可変容量ダイオ−ド素子3と放電素子4は、樹脂モ−ルドされて一体に封止さ
れて成形される。
【0009】
放電素子4は、樹脂或はガラス管4cに互いに対向する放電電極4a、4bが
ネオンガス等の気体と共に封止されており、サ−ジ電圧或は静電気による異常電
圧が40乃至80ボルトに達すると放電が開始され、1000ボルト以上にも達
するサ−ジ電圧或は静電気等の異常電圧を吸収して、可変容量ダイオ−ド素子3
の両端に異常電圧が印加されて破壊されるのを保護するものである。無論、放電
電圧は、可変容量ダイオ−ド素子の耐圧以下である必要がある。
【0010】
本考案の半導体装置は、少なくとも可変容量ダイオ−ド素子と放電素子をリ−
ドに夫々接続し、これらの素子を樹脂モ−ルドして封止し、一体化したものであ
って、プリント基板に実装される部品を低減できる効果を有すると共に、可変容
量ダイオ−ド素子に対して並列に容量を発生させることなく、素子の耐圧より高
いサ−ジ電圧或は静電気による異常電圧が可変容量ダイオ−ド素子の電極間に印
加される前に、リ−ドに接続された放電素子を介して異常電圧の放電が開始され
るので、可変容量ダイオ−ド素子が破壊されることがない利点がある。
【0011】
本考案の半導体装置は、放電素子を用いて異常電圧を消滅させるもので可変容
量ダイオ−ド素子電極間に不用な浮遊容量を発生させることなく、しかも保護ダ
イオ−ドのように印加電圧によってその容量が変動することがないので高い精度
が要求される電子チュ−ナ等の用途に極めて効果的である。
【図1】本考案の半導体装置の一実施例を示す斜視図で
ある。
ある。
【図2】本考案の半導体装置の他の実施例を示す斜視図
である。
である。
1,2 リ−ド
3 可変容量ダイオ−ド素子
4 放電素子
5 金線
6 半田
1a,2a 突出部
4a,4b 放電電極
4c ガラス管
Claims (2)
- 【請求項1】 可変容量ダイオ−ド素子の一電極が第1
のリ−ドに接続され、該可変容量ダイオ−ド素子の他の
電極が第2のリ−ドに接続され、使用電圧より高い異常
電圧が印可された場合に放電を開始する放電素子が該第
1と該第2のリ−ド間に接続され、該可変容量ダイオ−
ド素子と該放電素子が一体に樹脂モ−ルドされているこ
とを特徴とする半導体装置。 - 【請求項2】 可変容量ダイオ−ド素子の一電極が第1
のリ−ドに接続され、該可変容量ダイオ−ド素子の他の
電極が第2のリ−ドに接続され、使用電圧より高い異常
電圧が印加された場合に放電を開始する放電素子が該第
1と該第2のリ−ドに連なる第1と第2の突出部間に接
続され、該可変容量ダイオ−ド素子と該放電素子が一体
に樹脂モ−ルドされていることを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP740691U JPH054523U (ja) | 1991-01-25 | 1991-01-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP740691U JPH054523U (ja) | 1991-01-25 | 1991-01-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH054523U true JPH054523U (ja) | 1993-01-22 |
Family
ID=11664995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP740691U Pending JPH054523U (ja) | 1991-01-25 | 1991-01-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH054523U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6248373U (ja) * | 1985-09-13 | 1987-03-25 |
-
1991
- 1991-01-25 JP JP740691U patent/JPH054523U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6248373U (ja) * | 1985-09-13 | 1987-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2921722B2 (ja) | チップ型サージアブソーバ | |
US4325097A (en) | Four terminal pulse suppressor | |
JPH0331046Y2 (ja) | ||
US7564101B2 (en) | Semiconductor device for protecting a circuit formed on a semiconductor chip from destruction caused by an electrostatic discharge | |
JPH054523U (ja) | 半導体装置 | |
US4600960A (en) | Four terminal pulse suppressor | |
US6078092A (en) | Resettable fuse integrated circuit package | |
JPH0766958B2 (ja) | 静電保護回路 | |
JPH03120758A (ja) | 絶縁ゲート形半導体素子 | |
JP3157614B2 (ja) | 半導体集積回路 | |
JPH01287954A (ja) | 静電保護素子及び静電保護回路 | |
JP2595491B2 (ja) | 表面実装型保護回路部品 | |
JP2633997B2 (ja) | 半導体集積回路装置 | |
JP2940523B2 (ja) | 半導体装置及びその実装方法 | |
JPS5879743A (ja) | モノリシツク集積回路 | |
JP2634978B2 (ja) | 保護素子付リードフレーム | |
KR200167586Y1 (ko) | 반도체 장치 | |
JPS5915508Y2 (ja) | 保護回路 | |
JPS58186959A (ja) | 半導体装置 | |
JPH03261087A (ja) | 静電破壊防止装置 | |
JPS5911677A (ja) | モノリシツク集積回路 | |
JPH0297053A (ja) | 半導体回路 | |
JPH01125902A (ja) | バリスタ | |
JPS5879745A (ja) | 半導体集積回路の保護装置 | |
JP3157377B2 (ja) | 半導体装置 |