JPH0536848U - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH0536848U
JPH0536848U JP068076U JP6807691U JPH0536848U JP H0536848 U JPH0536848 U JP H0536848U JP 068076 U JP068076 U JP 068076U JP 6807691 U JP6807691 U JP 6807691U JP H0536848 U JPH0536848 U JP H0536848U
Authority
JP
Japan
Prior art keywords
lead frame
package
lead
leads
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP068076U
Other languages
English (en)
Other versions
JP2552513Y2 (ja
Inventor
廉可 國松
基 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1991068076U priority Critical patent/JP2552513Y2/ja
Publication of JPH0536848U publication Critical patent/JPH0536848U/ja
Application granted granted Critical
Publication of JP2552513Y2 publication Critical patent/JP2552513Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 パッケージ製造時にリードに変形が生じにく
いリードフレームを提供する。 【構成】 リードフレーム5は、半導体素子収納用パッ
ケージ1から外方に突出する姿勢で半導体素子収納用パ
ッケージ1に取り付けられる多数のリード端子6と、リ
ード端子6の外周端に一体に形成された環状の支持帯6
とを備えている。支持帯6には応力緩衝部として、屈曲
部8及び切欠き9が形成されている。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、リードフレーム、特に、電子部品収納用パッケージに取り付けられ るリードフレームに関する。
【0002】
【従来の技術】
一般に、電子部品収納用パッケージの外周部には多数のリードが固定されてい る。この多数のリードは、電子部品収納用パッケージ内で電子部品と電気的に接 続されている。 このような多数のリードを電子部品収納用パッケージに取り付けるために、多 数のリードと、リードの外周端に一体に形成された環状の支持帯とを備えたリー ドフレームが用いられている。このリードフレームは、例えば42アロイ又はコ バール合金製である。
【0003】
【考案が解決しようとする課題】
多数のリードとパッケージ本体とを接合させる際には、間に接着剤を配置して 高温に加熱して溶融させる。このとき、リードの熱膨張率はセラミックからなる パッケージ本体の熱膨張率より一般に大きいために、冷却収縮時にリード側に応 力が残留し、リードが反ったり曲がったりして変形してしまう。また、そのため に支持帯が変形又は破壊されたりもする。
【0004】 本考案の目的は、パッケージ製造時にリードに変形が生じにくいリードフレー ムを提供することにある。
【0005】
【課題を解決するための手段】
本考案の係るリードフレームは、電子部品収納用パッケージから外方に突出す る姿勢で電子部品収納用パッケージに取り付けられる多数のリードと、リードの 外周端に一体に形成された環状の支持帯とを備えている。支持帯には応力緩衝部 が形成されている。
【0006】
【作用】
本考案に係るリードフレームでは、電子部品収納用パッケージに多数のリード をパッケージ外方に突出する姿勢で取り付ける。このとき、接着剤等を用いてパ ッケージとリードを固定する際に高温加熱を行う。この結果、パッケージとリー ドとの熱膨張率の差によりリード側に応力が生じるが、支持帯に形成された応力 緩衝部が応力を吸収するため、リードには変形が生じにくい。
【0007】
【実施例】
本考案の一実施例が採用された半導体素子収納用パッケージ1を図1及び図2 に示す。半導体素子収納用パッケージ1は、主に、絶縁基体2及び蓋体3からな るパッケージ本体4と、パッケージ本体4の外周部に取り付けられたリードフレ ーム5とから構成されている。
【0008】 リードフレーム5は、42アロイ又はコバール合金製であり、多数のリード端 子6とリード端子6の外周端に一体に形成された環状の支持帯7とから構成され ている。支持帯7は、概ね四角形の薄い枠板であり、リード端子6が一体に形成 された四辺の辺部7aと隣り合う辺部7aを連結する角部7bとから構成されて いる。
【0009】 角部7bには、図4に拡大して示すように、応力緩衝部としての屈曲部8及び 切欠き9が形成されている。屈曲部8は、支持帯7の他の部分に比べて幅が狭く 、内側にU字型に突出している。そのため、屈曲部8及び切欠き9が形成された 角部7bは支持帯7の他の部分に比べて変形しやすくなっている。 絶縁基体2は、図1に示すように、概ね正方形の平板状の部材であり、例えば アルミナセラミック製である。絶縁基体2の上面2aの概ね中央部分には凹部2 bが形成されている。この凹部2bの底面には接着剤を介して半導体素子10が 装着されている。また、絶縁基体2の上面2a上には低融点ガラスからなるガラ ス層11が形成されている。
【0010】 ガラス層11の上部には、リード端子6の内周端が固着されている。また、リ ード端子6の内周端は、ボンディングワイヤ12により半導体素子10の各電極 と電気的に接続されている。 絶縁基体2の上方に載置された蓋体3は、絶縁基体2と同様に概ね正方形の平 板状部材であり、セラミック等の電気絶縁材料からなる。蓋体3は、主面3a( 下面)側の概ね中央部に凹部3bを有している。蓋体3の主面3aにはガラス層 13が形成されている。ガラス層13はガラス層11と同様に低融点ガラスから なる。ガラス層11,13は融合状態で固化しており、これによってパッケージ 本体4内部が気密状態で封止されている。
【0011】 次に、上述の実施例の製造方法を説明する。 まず、粉末状の材料からプレス成形により、絶縁基体2となる部材を形成する 。次に、例えば低融点のガラス粉末に適当な溶剤を添加して得られたガラスペー ストを用い、周知のスクリーン印刷により複数回の印刷を行い、ガラス層11を 形成する。それらを仮焼きした後、リードフレーム5のリード端子6内周部をガ ラス層11上に仮留めする。この際には、加熱によってガラス層11をわずかに 溶融させ、その中にリード端子6の内周端を埋め込む(図3)。次に、絶縁基体 2及びリードフレーム5に、周知の電解メッキ法により、ニッケルメッキ,金メ ッキを順に行う。
【0012】 次に、半導体素子10を絶縁基体2の凹部2b内に接着剤を介して装着する。 そして、ボンディングワイヤ12を用いて半導体素子10の電極とリード端子6 とをそれぞれ電気的に接続する。続いて、主面3aにガラス層13が形成された 蓋体3を絶縁基体2の上方から被せる。この状態で、高温加熱によりガラス層1 1,13を融合させ、パッケージ本体4の内部を気密封止する。
【0013】 以上のガラス層11又はガラス層13の溶融時に高温に加熱されるため、リー ドフレーム5は膨張する。冷却時にリードフレーム5は収縮するが、リードフレ ーム5の熱膨張率がセラミックからなるパッケージ本体4の熱膨張率より大きい ため、リードフレーム5側に熱収縮差に伴う応力が生じる。 この実施例では、リードフレーム5側に生じた応力は、角部7bに形成された 屈曲部8が変形することにより吸収される。つまり、リードフレーム5の支持帯 7の最も変形しやすい屈曲部8が変形することで、リード端子6の変形が抑制さ れる。
【0014】 〔他の実施例〕 (a) 前記実施例では、屈曲部8及び切欠き9により応力緩衝部を形成したが 、図5に示すように、角部7bに切欠き15を形成して応力緩衝部としてもよい 。切欠き15は半円形であるが、他の形状でも良い。また、切欠きのかわりに角 部7bに一部が細くなったくびれ形状を形成しても良い。 (b) 図6及び図7に示すように、応力緩衝部として、角部7bに窪み16を 設けても良い。 (c) 前記実施例では、リード端子6はパッケージ本体4にガラス層11,1 3により取り付けられているが、リード端子に合わせてそれぞれ独立して形成さ れた銀ロウ層により取り付けられても良い。
【0015】 この半導体素子収納用パッケージを製造する際には、絶縁基体の上面に銀ロウ のプリフォームを配置し、各銀ロウのプリフォーム上にリード端子がそれぞれ配 置されるようにリードフレームをセットする。この状態で、絶縁基体及びリード フレームを850〜900℃程度の高温加熱して銀ロウのプリフォームを溶融さ せ、リード端子を絶縁基体に固着させる。このときにも、リードフレームに形成 された応力緩衝部により応力が吸収され、リード端子には変形が生じにくい。
【0016】
【考案の効果】
本考案に係るリードフレームには、パッケージ製造時に生じた応力を吸収する 応力緩衝部が形成されている。したがって、例えばパッケージ製造時の熱膨張及 び収縮に伴うリードフレームの応力は応力緩衝部により吸収され、リードには変 形が生じにくい。
【図面の簡単な説明】
【図1】本考案の一実施例が採用された半導体素子収納
用パッケージの外観斜視図。
【図2】図1のII−II断面図。
【図3】半導体素子収納用パッケージの製造工程の一過
程を示す縦断面図。
【図4】図1の部分拡大平面図。
【図5】別の実施例の図4に相当する図。
【図6】さらに別の実施例の図4に相当する図。
【図7】図6のVII 矢視部分図。
【符号の説明】
1 半導体素子収納用パッケージ 4 パッケージ本体 5 リードフレーム 6 リード端子 7 支持帯 8 屈曲部 9 切欠き 15 切欠き 16 窪み

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】電子部品収納用パッケージから外方に突出
    する姿勢で前記電子部品収納用パッケージに取り付けら
    れる多数のリードと、前記リードの外周端に一体に形成
    された環状の支持帯とを備えたリードフレームにおい
    て、 前記支持帯には応力緩衝部が形成されていることを特徴
    するリードフレーム。
JP1991068076U 1991-08-27 1991-08-27 リードフレーム Expired - Lifetime JP2552513Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991068076U JP2552513Y2 (ja) 1991-08-27 1991-08-27 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991068076U JP2552513Y2 (ja) 1991-08-27 1991-08-27 リードフレーム

Publications (2)

Publication Number Publication Date
JPH0536848U true JPH0536848U (ja) 1993-05-18
JP2552513Y2 JP2552513Y2 (ja) 1997-10-29

Family

ID=13363320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991068076U Expired - Lifetime JP2552513Y2 (ja) 1991-08-27 1991-08-27 リードフレーム

Country Status (1)

Country Link
JP (1) JP2552513Y2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923553A (ja) * 1982-07-30 1984-02-07 Hitachi Ltd 半導体装置の製造方法
JPS6281737A (ja) * 1985-10-07 1987-04-15 Hitachi Ltd 半導体装置の製造方法及びリ−ドフレ−ム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923553A (ja) * 1982-07-30 1984-02-07 Hitachi Ltd 半導体装置の製造方法
JPS6281737A (ja) * 1985-10-07 1987-04-15 Hitachi Ltd 半導体装置の製造方法及びリ−ドフレ−ム

Also Published As

Publication number Publication date
JP2552513Y2 (ja) 1997-10-29

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
JPH06216266A (ja) 電子装置パッケージ・アセンブリー
TWI292213B (ja)
JPH0536848U (ja) リードフレーム
JP2668995B2 (ja) 半導体装置
JP2792377B2 (ja) 半導体装置
JP2962939B2 (ja) 半導体素子収納用パッケージ
JP2870501B2 (ja) 半導体装置
JPS5812445Y2 (ja) 半導体集積回路容器
JPH0714651U (ja) 中空封止パッケージ
JPS631109A (ja) 電子部品およびその製造方法
JP2818506B2 (ja) 電子部品収納用パッケージの製造方法
JPH04215465A (ja) 半導体装置
JPS598361Y2 (ja) Icパツケ−ジ
JP2759300B2 (ja) ガラス封止型半導体素子収納用パッケージ
JP2726523B2 (ja) リードフレーム及びそれを用いた半導体装置
JPH0349398Y2 (ja)
JPH083018Y2 (ja) 半導体パッケージ用連結型リードフレーム
JP2548964Y2 (ja) 半導体素子収納用パッケージ
JP3441170B2 (ja) 配線基板
JPS6155778B2 (ja)
JPS634350B2 (ja)
JPS6236287Y2 (ja)
JP2543153Y2 (ja) 半導体素子収納用パッケージ
JP2531441B2 (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term