JPH05315398A - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JPH05315398A JPH05315398A JP12190392A JP12190392A JPH05315398A JP H05315398 A JPH05315398 A JP H05315398A JP 12190392 A JP12190392 A JP 12190392A JP 12190392 A JP12190392 A JP 12190392A JP H05315398 A JPH05315398 A JP H05315398A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- integrated circuit
- circuit device
- bumps
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半田バンプを確実に溶融接合することのでき
る混成集積回路装置の製造方法を提供する。 【構成】 フリップチップ部品４の上面に熱吸収シート
７を接着し、上方より赤外線熱を照射する。発熱板６に
よる下方からの熱とこの上方からの熱とにより上，下半
田バンプ3a,3b はほぼ同時的に溶融する。
る混成集積回路装置の製造方法を提供する。 【構成】 フリップチップ部品４の上面に熱吸収シート
７を接着し、上方より赤外線熱を照射する。発熱板６に
よる下方からの熱とこの上方からの熱とにより上，下半
田バンプ3a,3b はほぼ同時的に溶融する。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置の製造
方法に関し、詳しくは半田バンプの溶融接合方法に関す
る。
方法に関し、詳しくは半田バンプの溶融接合方法に関す
る。
【０００２】
【従来の技術】図４〜図６は従来の混成集積回路装置の
製造方法を示す模式図であって、基板とフリップチップ
部品との接合段階を示す。図中１は基板であり、基板１
上面には導体パターン２が形成されている。図４に示す
如くメタルマスク10を用いて前記導体パターン２上に下
半田バンプ3bを印刷する。そして図５に示す如く上半田
バンプ3aが配列されたフリップチップ部品４を下半田バ
ンプ3bと上半田バンプ3aとが接するようにセッティング
する。そしてこれを後の加熱工程で用いるリフローベル
ト５上に置く。
製造方法を示す模式図であって、基板とフリップチップ
部品との接合段階を示す。図中１は基板であり、基板１
上面には導体パターン２が形成されている。図４に示す
如くメタルマスク10を用いて前記導体パターン２上に下
半田バンプ3bを印刷する。そして図５に示す如く上半田
バンプ3aが配列されたフリップチップ部品４を下半田バ
ンプ3bと上半田バンプ3aとが接するようにセッティング
する。そしてこれを後の加熱工程で用いるリフローベル
ト５上に置く。
【０００３】さらに図６に示す如く基板１が発熱板６の
上方に位置するまでリフローベルト５を移動させる。そ
して基板１が発熱板６上に位置する間、発熱板６の熱が
リフローベルト５，基板１，導体パターン２を経て上，
下半田バンプ3a,3b へ伝わり、これら上，下半田バンプ
3a,3b は溶融接合する。この加熱工程では素子の温度条
件に適するようにリフローベルト５の移動速度を変えて
加熱時間の調整を行う。
上方に位置するまでリフローベルト５を移動させる。そ
して基板１が発熱板６上に位置する間、発熱板６の熱が
リフローベルト５，基板１，導体パターン２を経て上，
下半田バンプ3a,3b へ伝わり、これら上，下半田バンプ
3a,3b は溶融接合する。この加熱工程では素子の温度条
件に適するようにリフローベルト５の移動速度を変えて
加熱時間の調整を行う。
【０００４】
【発明が解決しようとする課題】上述の如く混成集積回
路装置を製造した場合、発熱板６の下方からの熱により
下半田バンプ3bは溶融する。ところが上半田バンプ3aは
下半田バンプ3bを介して熱が伝わるため同時には溶融せ
ず、下半田バンプ3bと上半田バンプ3aとの間に溶融の遅
れ時間が存在する。このため図６に示す如く下半田バン
プ3bは溶融による変形が生じるが、上半田バンプ3aは変
形が生じず、確実な接合が行われないことがある。その
結果、上，下半田バンプ3a,3b 間はオープン状態となっ
て信号が伝わらないことがあり、歩留りを低下させてい
た。この対策として発熱板６の加熱量を増加して上，下
バンプ3a,3b を溶融する方法が考えられるが、素子の加
熱温度には限界があるため、この方法は適さない。
路装置を製造した場合、発熱板６の下方からの熱により
下半田バンプ3bは溶融する。ところが上半田バンプ3aは
下半田バンプ3bを介して熱が伝わるため同時には溶融せ
ず、下半田バンプ3bと上半田バンプ3aとの間に溶融の遅
れ時間が存在する。このため図６に示す如く下半田バン
プ3bは溶融による変形が生じるが、上半田バンプ3aは変
形が生じず、確実な接合が行われないことがある。その
結果、上，下半田バンプ3a,3b 間はオープン状態となっ
て信号が伝わらないことがあり、歩留りを低下させてい
た。この対策として発熱板６の加熱量を増加して上，下
バンプ3a,3b を溶融する方法が考えられるが、素子の加
熱温度には限界があるため、この方法は適さない。
【０００５】本発明は斯かる事情に鑑みてなされたもの
であり、上，下半田バンプ間に溶融の遅れ時間が存在す
ることなく確実にこれらを溶融接合することができる混
成集積回路装置の製造方法を提供することを目的とす
る。
であり、上，下半田バンプ間に溶融の遅れ時間が存在す
ることなく確実にこれらを溶融接合することができる混
成集積回路装置の製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】第１の発明に係る混成集
積回路装置の製造方法は、基板, 導体パターンを介して
下方から伝わる熱に加え、フリップチップ部品上面に設
けた熱吸収シートを介して上方からも加熱を行って、
上，下バンプを同時的に溶融させることを特徴とする。
積回路装置の製造方法は、基板, 導体パターンを介して
下方から伝わる熱に加え、フリップチップ部品上面に設
けた熱吸収シートを介して上方からも加熱を行って、
上，下バンプを同時的に溶融させることを特徴とする。
【０００７】第２の発明に係る混成集積回路装置の製造
方法は、基板, 導体パターンを介して下方から伝わる熱
を、フリップチップ部品全体を覆うカバー内に閉じ込
め、そのカバー内にある上，下バンプを同時的に溶融さ
せることを特徴とする。
方法は、基板, 導体パターンを介して下方から伝わる熱
を、フリップチップ部品全体を覆うカバー内に閉じ込
め、そのカバー内にある上，下バンプを同時的に溶融さ
せることを特徴とする。
【０００８】
【作用】第１の発明にあっては、通常の下方からの加熱
に加えて上方からも熱吸収シートを介して加熱が行われ
るので、上バンプと下バンプとがほぼ同時的に溶融し、
確実に接合される。
に加えて上方からも熱吸収シートを介して加熱が行われ
るので、上バンプと下バンプとがほぼ同時的に溶融し、
確実に接合される。
【０００９】第２の発明にあっては、フリップチップ部
品全体をカバーで覆って下方からの加熱を行うので従来
は放散されていた熱を閉じ込めることができ、カバー内
の熱分布は略均一となる。従って上バンプと下バンプと
がほぼ同時的に溶融し、確実に接合される。
品全体をカバーで覆って下方からの加熱を行うので従来
は放散されていた熱を閉じ込めることができ、カバー内
の熱分布は略均一となる。従って上バンプと下バンプと
がほぼ同時的に溶融し、確実に接合される。
【００１０】
【実施例】以下本発明をその実施例を示す図面に基づい
て説明する。図１は第１の発明に係る混成集積回路装置
の製造方法を示す模式図であって、加熱工程のみを示
す。図中１は基板であり、基板１上には導体パターン２
が形成されており、さらに導体パターン２上には下半田
バンプ3bが設けられている。そして上半田バンプ3aが下
面に配列され、上面に熱吸収シート７が接着されたフリ
ップチップ部品４を上，下半田バンプ3a,3b が接するよ
うにセッティングする。上述の如き基板１はリフローベ
ルト５上に置かれリフローベルト５の移動により発熱板
６上に位置する。
て説明する。図１は第１の発明に係る混成集積回路装置
の製造方法を示す模式図であって、加熱工程のみを示
す。図中１は基板であり、基板１上には導体パターン２
が形成されており、さらに導体パターン２上には下半田
バンプ3bが設けられている。そして上半田バンプ3aが下
面に配列され、上面に熱吸収シート７が接着されたフリ
ップチップ部品４を上，下半田バンプ3a,3b が接するよ
うにセッティングする。上述の如き基板１はリフローベ
ルト５上に置かれリフローベルト５の移動により発熱板
６上に位置する。
【００１１】そして基板１が発熱板６上に位置すると
き、上方から赤外線熱を照射すると、この熱は熱吸収シ
ート７に吸収され、フリップチップ部品４を介して上半
田バンプ3aへ伝わる。一方、下方からは発熱板６からの
熱が下半田バンプ3bへ伝わっており、これら上，下半田
バンプ3a,3b はほぼ同時的に溶融する。その結果、上，
下半田バンプ3a,3b は確実に接合される。
き、上方から赤外線熱を照射すると、この熱は熱吸収シ
ート７に吸収され、フリップチップ部品４を介して上半
田バンプ3aへ伝わる。一方、下方からは発熱板６からの
熱が下半田バンプ3bへ伝わっており、これら上，下半田
バンプ3a,3b はほぼ同時的に溶融する。その結果、上，
下半田バンプ3a,3b は確実に接合される。
【００１２】図２は第２の発明に係る混成集積回路装置
の製造方法を示す模式図であり、図１と同様加熱工程の
みを示す。フリップチップ部品４を上，下半田バンプ3
a,3bが接するようにセッティングした後、底面を欠いた
箱形のカバー８をフリップチップ部品４全体を覆う態様
で導体パターン２上に配置する。そして上述の如き基板
１はリフローベルト５上に置かれ、リフローベルト５の
移動により発熱板６上に位置する。
の製造方法を示す模式図であり、図１と同様加熱工程の
みを示す。フリップチップ部品４を上，下半田バンプ3
a,3bが接するようにセッティングした後、底面を欠いた
箱形のカバー８をフリップチップ部品４全体を覆う態様
で導体パターン２上に配置する。そして上述の如き基板
１はリフローベルト５上に置かれ、リフローベルト５の
移動により発熱板６上に位置する。
【００１３】カバー８は銅，鉄等の熱伝導のよい物質か
らなるカバーである。このカバー８が配置されることに
より、発熱板６からの熱は基板１，導体パターン２を経
てカバー８に伝わると共に、このカバー８内に閉じ込め
られる。そしてカバー８内の熱分布は略均一となり、
上，下半田バンプ3a,3b はほぼ同時的に溶融する。その
結果、上，下半田バンプ3a,3b は確実に接合される。
らなるカバーである。このカバー８が配置されることに
より、発熱板６からの熱は基板１，導体パターン２を経
てカバー８に伝わると共に、このカバー８内に閉じ込め
られる。そしてカバー８内の熱分布は略均一となり、
上，下半田バンプ3a,3b はほぼ同時的に溶融する。その
結果、上，下半田バンプ3a,3b は確実に接合される。
【００１４】図３は第２の発明における他の実施例を示
す模式図であり、図２と同様加熱工程のみを示す。なお
図２と同一のものには同一符号を付し、その説明を省略
する。図中９は図２におけるカバー８と同質であるが、
形状は底面を欠き側面は下部ほどその外径が大きい箱形
のカバーである。このカバー９はカバー８と同様フリッ
プチップ部品４を覆う態様で導体パターン２上に配置さ
れるが、カバー９の側面は縦断面が台形状を有してお
り、導体パターン２との接触面積がカバー８より広くな
っている。このことにより発熱板６からの熱はカバー９
へ効率よく伝わる。その結果、上，下半田バンプ3a,3b
間における溶融の遅れ時間はより減少する。
す模式図であり、図２と同様加熱工程のみを示す。なお
図２と同一のものには同一符号を付し、その説明を省略
する。図中９は図２におけるカバー８と同質であるが、
形状は底面を欠き側面は下部ほどその外径が大きい箱形
のカバーである。このカバー９はカバー８と同様フリッ
プチップ部品４を覆う態様で導体パターン２上に配置さ
れるが、カバー９の側面は縦断面が台形状を有してお
り、導体パターン２との接触面積がカバー８より広くな
っている。このことにより発熱板６からの熱はカバー９
へ効率よく伝わる。その結果、上，下半田バンプ3a,3b
間における溶融の遅れ時間はより減少する。
【００１５】
【発明の効果】以上の如く本発明に係る混成集積回路装
置の製造方法においては、上，下バンプ間に溶融の遅れ
時間が存在することなく確実にこれらを接合することが
できるので、上，下バンプ間で信号が伝わらない等の欠
陥を有する欠陥品を大幅に減少することができ、歩留り
が向上する等本発明は優れた効果を奏する。
置の製造方法においては、上，下バンプ間に溶融の遅れ
時間が存在することなく確実にこれらを接合することが
できるので、上，下バンプ間で信号が伝わらない等の欠
陥を有する欠陥品を大幅に減少することができ、歩留り
が向上する等本発明は優れた効果を奏する。
【図１】第１の発明に係る混成集積回路装置の製造方法
を示す模式図である。
を示す模式図である。
【図２】第２の発明に係る混成集積回路装置の製造方法
を示す模式図である。
を示す模式図である。
【図３】第２の発明に係る混成集積回路装置の製造方法
の他の実施例を示す模式図である。
の他の実施例を示す模式図である。
【図４】従来の混成集積回路装置の製造方法を示す模式
図である。
図である。
【図５】従来の混成集積回路装置の製造方法を示す模式
図である。
図である。
【図６】従来の混成集積回路装置の製造方法を示す模式
図である。
図である。
１ 基板 ２ 導体パターン 3a,3b 半田バンプ ４ フリップチップ部品 ５ リフローベルト ６ 発熱板 ７ 熱吸収シート ８，９ カバー
Claims (2)
- 【請求項１】 上面に導体パターンが形成され、該導体
パターン上に下バンプが設けられた基板と、下面に上バ
ンプが設けられたフリップチップ部品とを、下方から加
熱して前記上，下バンプを溶融することにより接合して
混成集積回路装置を製造する方法において、前記フリッ
プチップ部品の上面に熱吸収シートを設け、該熱吸収シ
ートの上方より加熱することを特徴とする混成集積回路
装置の製造方法。 - 【請求項２】 上面に導体パターンが形成され、該導体
パターン上に下バンプが設けられた基板と、下面に上バ
ンプが設けられたフリップチップ部品とを、前記上，下
バンプを下方から加熱して溶融することにより接合して
混成集積回路装置を製造する方法において、カバーによ
り前記フリップチップ部品全体を覆うことを特徴とする
混成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12190392A JPH05315398A (ja) | 1992-05-14 | 1992-05-14 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12190392A JPH05315398A (ja) | 1992-05-14 | 1992-05-14 | 混成集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315398A true JPH05315398A (ja) | 1993-11-26 |
Family
ID=14822765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12190392A Pending JPH05315398A (ja) | 1992-05-14 | 1992-05-14 | 混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315398A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8097938B2 (en) | 2005-04-20 | 2012-01-17 | International Rectifier Corporation | Conductive chip-scale package |
-
1992
- 1992-05-14 JP JP12190392A patent/JPH05315398A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8097938B2 (en) | 2005-04-20 | 2012-01-17 | International Rectifier Corporation | Conductive chip-scale package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10256307A (ja) | 半導体素子付き配線基板、配線基板及びその製造方法 | |
| JPH04151843A (ja) | Ｉｃチップのボンディング方法 | |
| JPH05315398A (ja) | 混成集積回路装置の製造方法 | |
| JPH10135276A (ja) | エリアアレイ半導体装置、プリント基板及びスクリーンマスク | |
| JPH05109824A (ja) | 電子部品のフリツプチツプ実装方法 | |
| JPH08213413A (ja) | シリコン素子のはんだ付け方法 | |
| JPH04233243A (ja) | テープ自動化ボンディング法 | |
| JPH06254690A (ja) | レーザ溶接方法 | |
| JPH0468778B2 (ja) | ||
| JPH08111581A (ja) | ボールグリッドアレイプリント配線板の半田付け方法 | |
| JP2861811B2 (ja) | Ｐｂｇａパッケージ及びｐｂｇａパッケージ実装用母基板及びｐｂｇａパッケージ実装方法 | |
| JPH04162641A (ja) | レーザボンディング法 | |
| JPH09214117A (ja) | 半田バンプの形成方法 | |
| JPH06302931A (ja) | プリント基板 | |
| JP2601102B2 (ja) | Ｉｃ部品のリード接合方法 | |
| JP4645120B2 (ja) | 電子部品の実装方法 | |
| TWI234869B (en) | Bumping process | |
| JPH1140610A (ja) | バンプ付ワークの実装方法 | |
| JPH0362562A (ja) | 半導体集積回路装置 | |
| JP3997614B2 (ja) | 実装ハンダ付け方法 | |
| JPS6037284A (ja) | レ−ザ接合方法 | |
| JPS6347142B2 (ja) | ||
| KR100273113B1 (ko) | 반도체용리드프레임 | |
| JPH0227792A (ja) | 電子部品の実装方法 | |
| JPH05283477A (ja) | フリップチップ実装方法 |