JPH0530139Y2 - - Google Patents
Info
- Publication number
- JPH0530139Y2 JPH0530139Y2 JP1984083245U JP8324584U JPH0530139Y2 JP H0530139 Y2 JPH0530139 Y2 JP H0530139Y2 JP 1984083245 U JP1984083245 U JP 1984083245U JP 8324584 U JP8324584 U JP 8324584U JP H0530139 Y2 JPH0530139 Y2 JP H0530139Y2
- Authority
- JP
- Japan
- Prior art keywords
- selector
- low
- input
- selectors
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は、４個の異るレベルの入力信号の中か
ら、第２番目又は第３番目のレベルの信号を選択
するための信号選択回路に関する。
ら、第２番目又は第３番目のレベルの信号を選択
するための信号選択回路に関する。
〈従来技術〉
第３図により、４信号E1，E2，E3，E4（E1＞E2
＞E3＞E4）より第２高レベルの信号E2を選択す
る回路の例につき説明する。１〜４は３入力のハ
イセレクターで、１はE1，E2，E3を入力し、２
はE2，E3，E4を入力し、３はE1，E3，E4を入力
し、４はE1，E2，E4を入力する。各ハイセレク
ター１〜４の出力〜は、＝E1，＝E2，
＝E1，＝E1となる。これら４出力信号はロ
ーセレクター５に導びかれ、その出力ははE2
となり、第２高レベルの信号が選択される。
＞E3＞E4）より第２高レベルの信号E2を選択す
る回路の例につき説明する。１〜４は３入力のハ
イセレクターで、１はE1，E2，E3を入力し、２
はE2，E3，E4を入力し、３はE1，E3，E4を入力
し、４はE1，E2，E4を入力する。各ハイセレク
ター１〜４の出力〜は、＝E1，＝E2，
＝E1，＝E1となる。これら４出力信号はロ
ーセレクター５に導びかれ、その出力ははE2
となり、第２高レベルの信号が選択される。
このような構成における問題点は、３入力ハイ
セレクター、４入力ローセレクターが必要であ
り、セレクターの構成が複雑となる。更に第３高
レベルの選択回路に切換えるときは、すべてのハ
イセレクターをローセレクターに、ローセレクタ
ーをハイセレクターに変更しなければならず、経
済的でない。
セレクター、４入力ローセレクターが必要であ
り、セレクターの構成が複雑となる。更に第３高
レベルの選択回路に切換えるときは、すべてのハ
イセレクターをローセレクターに、ローセレクタ
ーをハイセレクターに変更しなければならず、経
済的でない。
〈考案が解決しようとしている問題点〉
本考案は、セレクターを入力数の少ない構成で
簡素化すると共に、第２，第３高選択の切換に際
してのセレクターの変更を最少限にし得る構成の
信号選択回路の提供を目的とする。
簡素化すると共に、第２，第３高選択の切換に際
してのセレクターの変更を最少限にし得る構成の
信号選択回路の提供を目的とする。
〈問題点を解決するための手段〉
本考案の構成上の特徴は、４個の入力信号の内
の２個を入力として受ける第１ハイセレクター及
び第１ローセレクターと、上記入力信号の他の２
個を入力として受ける第２ハイセレクター及び第
２ローセレクターと、上記第１，第２ハイセレク
ターの出力を入力として受ける第３ローセレクタ
ーと、上記第１，第２ローセレクター出力を入力
として受ける第３ハイセレクターと、上記第３ロ
ーセレクターと上記第３ハイセレクターの出力を
入力として受け、切り換え手段によりハイセレク
ターおよびローセレクターに切り換え可能なハ
イ／ローセレクターとを具備せしめた点にある。
の２個を入力として受ける第１ハイセレクター及
び第１ローセレクターと、上記入力信号の他の２
個を入力として受ける第２ハイセレクター及び第
２ローセレクターと、上記第１，第２ハイセレク
ターの出力を入力として受ける第３ローセレクタ
ーと、上記第１，第２ローセレクター出力を入力
として受ける第３ハイセレクターと、上記第３ロ
ーセレクターと上記第３ハイセレクターの出力を
入力として受け、切り換え手段によりハイセレク
ターおよびローセレクターに切り換え可能なハ
イ／ローセレクターとを具備せしめた点にある。
〈実施例〉
第１図は本考案の一実施例を示す回路構成図、
第２図はその動作説明図である。
第２図はその動作説明図である。
４個の入力信号E1〜E4の内の２個E1とE2は２
入力の第１ハイセレクター６及び２入力の第１ロ
ーセレクター７の入力に与えられる。他の２個
E3とE4は２入力の第２ハイセレクター８及び２
入力の第２ローセレクター９の入力に与えられ
る。
入力の第１ハイセレクター６及び２入力の第１ロ
ーセレクター７の入力に与えられる。他の２個
E3とE4は２入力の第２ハイセレクター８及び２
入力の第２ローセレクター９の入力に与えられ
る。
第１，第２ハイセレクター６，８の出力，
は第３ローセレクター１０の入力に与えられる。
第１，第２ローセレクター７，９の出力，は
第３ハイセレクター１１の入力に与えられる。
は第３ローセレクター１０の入力に与えられる。
第１，第２ローセレクター７，９の出力，は
第３ハイセレクター１１の入力に与えられる。
第３ローセレクター、第３ハイセレクター１
０，１１の出力，はハイ／ローセレクター１
２の入力に与えられ、１２の出力より第２高レ
ベル又は第３高レベルの選択出力を得る。
０，１１の出力，はハイ／ローセレクター１
２の入力に与えられ、１２の出力より第２高レ
ベル又は第３高レベルの選択出力を得る。
次に第２図の説明図を用いて動作を説明する。
第２高レベル選択の場合は、１２としてハイセレ
クターが用いられる。イの場合は入力信号E1〜
E4のレベルの順番が１，２，３，４の場合であ
る。ハイセレクター６，８及びローセレクター
７，９の出力，，，のパターンは１，
３，２，４となり、ローセレクター１０、ハイセ
レクター１１の出力，のパターンは３，２と
なるので、ハイセレクタ１２の出力は２となつ
て第２高レベルの信号E2が選択される。ロの場
合は入力信号E1〜E4のレベルの順番が１，３，
２，４に変つた場合で、このときの，，，
のパターンは１，２，３，４、，のパター
ンは２，３となるので、は２となり同様に第２
高レベルの信号E3が選択される。E1〜E4のレベ
ルの順番が他の組合せの場合も第２高レベルの信
号がに得られる。
第２高レベル選択の場合は、１２としてハイセレ
クターが用いられる。イの場合は入力信号E1〜
E4のレベルの順番が１，２，３，４の場合であ
る。ハイセレクター６，８及びローセレクター
７，９の出力，，，のパターンは１，
３，２，４となり、ローセレクター１０、ハイセ
レクター１１の出力，のパターンは３，２と
なるので、ハイセレクタ１２の出力は２となつ
て第２高レベルの信号E2が選択される。ロの場
合は入力信号E1〜E4のレベルの順番が１，３，
２，４に変つた場合で、このときの，，，
のパターンは１，２，３，４、，のパター
ンは２，３となるので、は２となり同様に第２
高レベルの信号E3が選択される。E1〜E4のレベ
ルの順番が他の組合せの場合も第２高レベルの信
号がに得られる。
次に第３高レベル選択の場合は、１２としてロ
ーセレクターが用いられる。イの場合はE1〜E4
のレベルの順番が１，２，３，４の場合である。
ハイセレクター６，８及びローセレクター７，９
の出力，，，のパターンは１，３，２，
４となり、ローセレクタ１０、ハイセレクター１
１の出力，のパターンは３，２となるので、
ローセレクタ１２の出力は３となつて第３高レ
ベルの信号E3が選択される。ロの場合は入力信
号E1〜E4のレベルの順番が１，３，２，４に変
つた場合で、このときの，，，のパター
ンは１，２，３，４、，のパターンは２，３
となるので、は３となり同様に第３高レベルの
信号E2が選択される。E1〜E4のレベルの順番が
他の組合せの場合も第３高レベルの信号がに得
られる。
ーセレクターが用いられる。イの場合はE1〜E4
のレベルの順番が１，２，３，４の場合である。
ハイセレクター６，８及びローセレクター７，９
の出力，，，のパターンは１，３，２，
４となり、ローセレクタ１０、ハイセレクター１
１の出力，のパターンは３，２となるので、
ローセレクタ１２の出力は３となつて第３高レ
ベルの信号E3が選択される。ロの場合は入力信
号E1〜E4のレベルの順番が１，３，２，４に変
つた場合で、このときの，，，のパター
ンは１，２，３，４、，のパターンは２，３
となるので、は３となり同様に第３高レベルの
信号E2が選択される。E1〜E4のレベルの順番が
他の組合せの場合も第３高レベルの信号がに得
られる。
〈効果〉
以上説明したように、本考案によれば単純な２
入力のハイセレクター又はローセレクターのみの
組合せで構成できるので、回路の簡素化を図るこ
とが可能である。更に第２高レベルの選択回路と
第３高レベルの選択回路の切換えは最終段のセレ
クターの変更のみで可能であつて、従来技術に比
較して切換えが極めて容易であり、かつ経済的で
ある。
入力のハイセレクター又はローセレクターのみの
組合せで構成できるので、回路の簡素化を図るこ
とが可能である。更に第２高レベルの選択回路と
第３高レベルの選択回路の切換えは最終段のセレ
クターの変更のみで可能であつて、従来技術に比
較して切換えが極めて容易であり、かつ経済的で
ある。
第１図は本考案の一実施例を示す回路構成図、
第２図はその動作説明図、第３図は従来の選択回
路の一例を示す回路構成図である。 E1〜E4……入力信号、６……第１ハイセレク
タ、７……第１ローセレクタ、８……第２ハイセ
レクタ、９……第２ローセレクタ、１０……第３
ローセレクタ、１１……第３ハイセレクタ、１２
……ハイ／ローセレクター。
第２図はその動作説明図、第３図は従来の選択回
路の一例を示す回路構成図である。 E1〜E4……入力信号、６……第１ハイセレク
タ、７……第１ローセレクタ、８……第２ハイセ
レクタ、９……第２ローセレクタ、１０……第３
ローセレクタ、１１……第３ハイセレクタ、１２
……ハイ／ローセレクター。
Claims (1)
- ４個の入力信号の内の２個を入力として受ける
第１ハイセレクター及び第１ローセレクターと、
上記入力信号の他の２個を入力として受ける第２
ハイセレクター及び第２ローセレクターと、上記
第１，第２ハイセレクターの出力を入力として受
ける第３ローセレクターと、上記第１，第２ロー
セレクター出力を入力として受ける第３ハイセレ
クターと、上記第３ローセレクターと上記第３ハ
イセレクターの出力を入力として受け、切り換え
手段によりハイセレクターおよびロセレクターに
切り換え可能なハイ／ローセレクターとよりな
り、４個の異なるレベルの入力信号の中から、第
２番目および第３番目のレベル信号を選択し、そ
のいずれか一方を選択出力することを特徴とする
信号選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8324584U JPS6170U (ja) | 1984-06-05 | 1984-06-05 | 信号選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8324584U JPS6170U (ja) | 1984-06-05 | 1984-06-05 | 信号選択回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170U JPS6170U (ja) | 1986-01-06 |
| JPH0530139Y2 true JPH0530139Y2 (ja) | 1993-08-02 |
Family
ID=30631695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8324584U Granted JPS6170U (ja) | 1984-06-05 | 1984-06-05 | 信号選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5542308A (en) * | 1978-09-14 | 1980-03-25 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor memory unit |
| JPS56110149A (en) * | 1980-02-05 | 1981-09-01 | Nec Corp | Parallel classification processing device |
-
1984
- 1984-06-05 JP JP8324584U patent/JPS6170U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5542308A (en) * | 1978-09-14 | 1980-03-25 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor memory unit |
| JPS56110149A (en) * | 1980-02-05 | 1981-09-01 | Nec Corp | Parallel classification processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6170U (ja) | 1986-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960704264A (ko) | 영역 및 범용 신호 루팅을 갖는 프로그램가능 논리 디바이스(programmable logic device with regional and universal signal routing) | |
| EP0355724A2 (en) | Two-level ECL multiplexer without emitter dotting | |
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| JPH0530139Y2 (ja) | ||
| JPH06291604A (ja) | 可変遅延回路 | |
| JPS60147659A (ja) | 論理構造 | |
| JPS6199875A (ja) | スキヤン方式論理回路 | |
| JPS61133727A (ja) | カウンタ故障分離回路 | |
| JPH02245681A (ja) | 複合型集積回路 | |
| CA2247914A1 (en) | A control architecture for a homogeneous routing structure | |
| JPH046913A (ja) | プログラマブル論理素子 | |
| JPH0326929B2 (ja) | ||
| JPH07120256B2 (ja) | ハードウェア装置 | |
| JPS62123821A (ja) | タイミング信号発生器 | |
| JPH0224257Y2 (ja) | ||
| JP3128661B2 (ja) | 高分解能タイミング調整回路 | |
| JPH0119152B2 (ja) | ||
| JPH04159809A (ja) | 論理回路 | |
| JPH05232188A (ja) | 半導体集積回路の試験回路 | |
| JPS62293840A (ja) | 出力選択回路 | |
| JPH0338784A (ja) | パターンジェネレータ | |
| JPS6094532A (ja) | プログラマブルロジツクアレイ回路 | |
| JPH03269641A (ja) | シフトパス選択回路 | |
| JPS6298658A (ja) | 集積回路 | |
| JPS6248319B2 (ja) |