JPH05291468A - 半導体装置および多層配線基板 - Google Patents
半導体装置および多層配線基板Info
- Publication number
- JPH05291468A JPH05291468A JP4089187A JP8918792A JPH05291468A JP H05291468 A JPH05291468 A JP H05291468A JP 4089187 A JP4089187 A JP 4089187A JP 8918792 A JP8918792 A JP 8918792A JP H05291468 A JPH05291468 A JP H05291468A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- wiring pattern
- type lead
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 実装密度および配線パターンの設計の自由度
の向上とノイズなどの障害の低減を実現することが可能
な半導体装置および多層配線基板を提供する。 【構成】 半導体装置１０のパッケージ１１に、表面実
装形リード１２と長さの異なる挿入実装形リード１３
（１３ａ，１３ｂ）とを併せ設けるとともに、多層配線
基板２０には、対応する表面配線パターン２１と、内部
配線パターン２２，２３、さらには挿入実装形リード１
３（１３ａ，１３ｂ）の長さに対応した深さの挿入穴２
４ａが設けられている。
の向上とノイズなどの障害の低減を実現することが可能
な半導体装置および多層配線基板を提供する。 【構成】 半導体装置１０のパッケージ１１に、表面実
装形リード１２と長さの異なる挿入実装形リード１３
（１３ａ，１３ｂ）とを併せ設けるとともに、多層配線
基板２０には、対応する表面配線パターン２１と、内部
配線パターン２２，２３、さらには挿入実装形リード１
３（１３ａ，１３ｂ）の長さに対応した深さの挿入穴２
４ａが設けられている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置および多層
配線基板に関し、特に、半導体装置の高密度の実装技術
に適用して有効な技術に関する。
配線基板に関し、特に、半導体装置の高密度の実装技術
に適用して有効な技術に関する。
【０００２】
【従来の技術】従来の半導体装置における封止形態や外
部接続端子（リード）の形状は、たとえば、挿入実装形
のＤＩＬＰ(Dual In Line Package)、あるいは表面実装
形のＱＦＰ(Quad Flat Package) などのように、どちら
か一方に統一された状態にメーカ側で一方的に決定され
ていた。
部接続端子（リード）の形状は、たとえば、挿入実装形
のＤＩＬＰ(Dual In Line Package)、あるいは表面実装
形のＱＦＰ(Quad Flat Package) などのように、どちら
か一方に統一された状態にメーカ側で一方的に決定され
ていた。
【０００３】一方、半導体装置のユーザ側でも、実装密
度の向上を図るべく、実装基板における配線パターンの
多層化などを行ってきており、メーカ側から提供される
半導体装置の封止形態やリード形状に合わせて実装基板
におけるレイアウトや配線パターンの設計を行ってい
る。
度の向上を図るべく、実装基板における配線パターンの
多層化などを行ってきており、メーカ側から提供される
半導体装置の封止形態やリード形状に合わせて実装基板
におけるレイアウトや配線パターンの設計を行ってい
る。
【０００４】なお、従来の半導体装置における封止形態
や外部接続端子（リード）の形状などについては、たと
えば、株式会社日経マグロウヒル社、１９８４年６月１
１日発行「日経エレクトロニクス別刷Ｎｏ．２、マイク
ロデバイセズ」Ｐ１２９〜Ｐ１６８などの文献に記載さ
れている。
や外部接続端子（リード）の形状などについては、たと
えば、株式会社日経マグロウヒル社、１９８４年６月１
１日発行「日経エレクトロニクス別刷Ｎｏ．２、マイク
ロデバイセズ」Ｐ１２９〜Ｐ１６８などの文献に記載さ
れている。
【０００５】
【発明が解決しようとする課題】ところが、上記のよう
な従来の半導体装置では、個々の半導体装置のリード形
状が表面実装形または挿入実装形の一方に統一されてい
るため、たとえば、多層配線基板の表面や内部の配線パ
ターンを有効に利用できず、実装密度を大きくできない
という問題がある。また、ユーザ側で特定形態の半導体
装置に合わせて配線パターンの設計を行う必要があるた
め、設計上の制約が大きくなり、たとえば基板表面など
の特定の配線層に配線パターンが集中するなどして、ク
ロストークやノイズなどの障害の発生を招きやすいとい
う問題もある。
な従来の半導体装置では、個々の半導体装置のリード形
状が表面実装形または挿入実装形の一方に統一されてい
るため、たとえば、多層配線基板の表面や内部の配線パ
ターンを有効に利用できず、実装密度を大きくできない
という問題がある。また、ユーザ側で特定形態の半導体
装置に合わせて配線パターンの設計を行う必要があるた
め、設計上の制約が大きくなり、たとえば基板表面など
の特定の配線層に配線パターンが集中するなどして、ク
ロストークやノイズなどの障害の発生を招きやすいとい
う問題もある。
【０００６】本発明の目的は、実装基板における配線パ
ターンを有効に利用して実装密度を向上させることが可
能な半導体装置を提供することにある。
ターンを有効に利用して実装密度を向上させることが可
能な半導体装置を提供することにある。
【０００７】本発明の他の目的は、実装基板側における
配線パターンの設計の自由度の向上およびノイズなどの
障害の低減を実現することが可能な半導体装置を提供す
ることにある。
配線パターンの設計の自由度の向上およびノイズなどの
障害の低減を実現することが可能な半導体装置を提供す
ることにある。
【０００８】本発明のさらに他の目的は、各層に配置さ
れる配線パターンの有効利用によって、構造の簡単化お
よび実装密度の向上を実現することが可能な多層配線基
板を提供することにある。
れる配線パターンの有効利用によって、構造の簡単化お
よび実装密度の向上を実現することが可能な多層配線基
板を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１１】すなわち、本発明の半導体装置は、実装基
板の表面に形成された第１の配線パターンに接続される
表面実装形リードと、実装基板に穿設された挿入穴に挿
入され、当該実装基板の内部または裏面に形成された第
２の配線パターンに接続される挿入実装形リードとを併
せ持つようにしたものである。
板の表面に形成された第１の配線パターンに接続される
表面実装形リードと、実装基板に穿設された挿入穴に挿
入され、当該実装基板の内部または裏面に形成された第
２の配線パターンに接続される挿入実装形リードとを併
せ持つようにしたものである。
【００１２】また、本発明の半導体装置は、請求項１記
載の半導体装置において、複数の挿入実装形リードの長
さを個別に変化させることにより、実装基板内の異なる
深さに配置された第２の配線パターンに接続されるよう
にしたものである。
載の半導体装置において、複数の挿入実装形リードの長
さを個別に変化させることにより、実装基板内の異なる
深さに配置された第２の配線パターンに接続されるよう
にしたものである。
【００１３】また、本発明の半導体装置は、請求項１ま
たは２記載の半導体装置において、リードフレームから
の切断成形時に、表面実装形リードと挿入実装形リード
とを同時に形成してなるものである。
たは２記載の半導体装置において、リードフレームから
の切断成形時に、表面実装形リードと挿入実装形リード
とを同時に形成してなるものである。
【００１４】また、本発明の多層配線基板は、表面に形
成され、表面実装形リードが接続される第１の配線パタ
ーンと、挿入実装形リードが挿入される挿入穴と、内部
または裏面に形成され、当該挿入実装形リードが接続さ
れる第２の配線パターンとを備えたものである。
成され、表面実装形リードが接続される第１の配線パタ
ーンと、挿入実装形リードが挿入される挿入穴と、内部
または裏面に形成され、当該挿入実装形リードが接続さ
れる第２の配線パターンとを備えたものである。
【００１５】
【作用】上記した本発明の半導体装置によれば、たとえ
ば多層配線基板などに対する実装に際して、表面または
内部などの特定の層の配線パターンにのみリードを接続
しなければならない、というような実装上の制約がなく
なり、実装基板における配線パターンを有効に利用して
実装密度を向上させることができる。
ば多層配線基板などに対する実装に際して、表面または
内部などの特定の層の配線パターンにのみリードを接続
しなければならない、というような実装上の制約がなく
なり、実装基板における配線パターンを有効に利用して
実装密度を向上させることができる。
【００１６】また、本発明の多層配線基板によれば、半
導体装置に対する接続配線パターンを特定の層に集中さ
せるなどの設計上の制約がなくなり、設計の自由度が向
上するとともに、配線パターン相互の接近や特定層への
集中などに起因するクロストークやノイズの発生を確実
に低減できる。また、内部の配線パターンを半導体装置
に間接的に接続するための貫通穴な層間接続配線などの
複雑な構造を削減することができ、多層配線基板の構造
が簡単化される。
導体装置に対する接続配線パターンを特定の層に集中さ
せるなどの設計上の制約がなくなり、設計の自由度が向
上するとともに、配線パターン相互の接近や特定層への
集中などに起因するクロストークやノイズの発生を確実
に低減できる。また、内部の配線パターンを半導体装置
に間接的に接続するための貫通穴な層間接続配線などの
複雑な構造を削減することができ、多層配線基板の構造
が簡単化される。
【００１７】
【実施例】以下、本発明の一実施例である半導体装置お
よび多層配線基板について図面を用いて具体的に説明す
る。
よび多層配線基板について図面を用いて具体的に説明す
る。
【００１８】図１は、本発明の一実施例である半導体装
置を多層配線基板に搭載した状態の一例を示す略斜視図
であり、図２は、半導体装置を搭載した多層配線基板の
略断面図である。
置を多層配線基板に搭載した状態の一例を示す略斜視図
であり、図２は、半導体装置を搭載した多層配線基板の
略断面図である。
【００１９】本実施例の半導体装置１０は、内部に図示
しない半導体ペレットを封止したパッケージ１１と、こ
のパッケージ１１の外部に突設された表面実装形リード
１２および挿入実装形リード１３とを備えており、この
表面実装形リード１２および挿入実装形リード１３の内
端部は、パッケージ１１の内部に封止されている図示し
ない半導体ペレットの図示しない電極構造などに対して
個別に電気的に接続されている。表面実装形リード１２
はパッケージ１１の外部にクランク形状に突出するよう
に成形された、いわゆるガルウィング形を呈している。
また、挿入実装形リード１３（１３ａ，１３ｂ）は、略
Ｌ字形に成形されているとともに、Ｌ字形の屈曲部から
先端部までの長さは、それぞれ異なっている。
しない半導体ペレットを封止したパッケージ１１と、こ
のパッケージ１１の外部に突設された表面実装形リード
１２および挿入実装形リード１３とを備えており、この
表面実装形リード１２および挿入実装形リード１３の内
端部は、パッケージ１１の内部に封止されている図示し
ない半導体ペレットの図示しない電極構造などに対して
個別に電気的に接続されている。表面実装形リード１２
はパッケージ１１の外部にクランク形状に突出するよう
に成形された、いわゆるガルウィング形を呈している。
また、挿入実装形リード１３（１３ａ，１３ｂ）は、略
Ｌ字形に成形されているとともに、Ｌ字形の屈曲部から
先端部までの長さは、それぞれ異なっている。
【００２０】一方、多層配線基板２０は、表面に配置さ
れた表面配線パターン２１と、内部の異なる深さに層状
に配置された複数の内部配線パターン２２および内部配
線パターン２３とを、絶縁層２４を介して積層した構造
となっている。多層配線基板２０における半導体装置１
０の搭載位置には、表面から内部配線パターン２２およ
び２３に向かって穿設された深さの異なる挿入穴２４ａ
が穿設されており、半導体装置１０の長さの異なる挿入
実装形リード１３ａおよび１３ｂの先端部が、異なる深
さに位置する内部配線パターン２２および内部配線パタ
ーン２３に達するように深さ寸法が個別に設定されてい
る。また、表面配線パターン２１および内部配線パター
ン２２，２３などは、必要に応じて、絶縁層２４を貫通
して穿設された貫通穴２４ｂおよび当該貫通穴２４ｂの
内部に設けられた層間接続配線２４ｃなどを介して相互
に接続されている。
れた表面配線パターン２１と、内部の異なる深さに層状
に配置された複数の内部配線パターン２２および内部配
線パターン２３とを、絶縁層２４を介して積層した構造
となっている。多層配線基板２０における半導体装置１
０の搭載位置には、表面から内部配線パターン２２およ
び２３に向かって穿設された深さの異なる挿入穴２４ａ
が穿設されており、半導体装置１０の長さの異なる挿入
実装形リード１３ａおよび１３ｂの先端部が、異なる深
さに位置する内部配線パターン２２および内部配線パタ
ーン２３に達するように深さ寸法が個別に設定されてい
る。また、表面配線パターン２１および内部配線パター
ン２２，２３などは、必要に応じて、絶縁層２４を貫通
して穿設された貫通穴２４ｂおよび当該貫通穴２４ｂの
内部に設けられた層間接続配線２４ｃなどを介して相互
に接続されている。
【００２１】このため、本実施例の半導体装置１０の多
層配線基板２０に対する実装設計を行う場合、多層配線
基板２０の表面に配置された表面配線パターン２１およ
び内部配線パターン２２，２３の当該半導体装置１０に
対する接続位置などを多様に設定することが可能とな
り、たとえば、多層配線基板２０の表面や、内部の特定
層に特定の配線を集中させることなどに起因する実装密
度の制約や設計上の制限が緩和され、多層配線基板２０
に対する半導体装置１０の実装密度を向上させることが
できる。また、近接して配置することが好ましくないよ
うな種類の配線を表面配線パターン２１や、異なる深さ
の内部配線パターン２２および内部配線パターン２３な
どに容易に分散させて割り当てることが可能となり、配
線間のクロストークやノイズなどに起因する障害の発生
が防止される。
層配線基板２０に対する実装設計を行う場合、多層配線
基板２０の表面に配置された表面配線パターン２１およ
び内部配線パターン２２，２３の当該半導体装置１０に
対する接続位置などを多様に設定することが可能とな
り、たとえば、多層配線基板２０の表面や、内部の特定
層に特定の配線を集中させることなどに起因する実装密
度の制約や設計上の制限が緩和され、多層配線基板２０
に対する半導体装置１０の実装密度を向上させることが
できる。また、近接して配置することが好ましくないよ
うな種類の配線を表面配線パターン２１や、異なる深さ
の内部配線パターン２２および内部配線パターン２３な
どに容易に分散させて割り当てることが可能となり、配
線間のクロストークやノイズなどに起因する障害の発生
が防止される。
【００２２】また、多層配線基板２０について見れば、
たとえば半導体装置１０の表面実装形リード１２に対し
て、内部配線パターン２２，２３などを間接的に接続す
るなどの目的で、絶縁層２４を貫通して形成される図示
しない貫通穴や層間接続配線などの複雑な構造を省略す
ることができ、構造が簡単化される。
たとえば半導体装置１０の表面実装形リード１２に対し
て、内部配線パターン２２，２３などを間接的に接続す
るなどの目的で、絶縁層２４を貫通して形成される図示
しない貫通穴や層間接続配線などの複雑な構造を省略す
ることができ、構造が簡単化される。
【００２３】なお、上述の実施例中での説明では、半導
体装置１０の表面実装形リード１２の形状の一例とし
て、ガルウィング形の場合を説明したが、図３に例示し
たように、先端部を半導体装置１０の下面側に折り込ん
だ、いわゆるＪベンド形の表面実装形リード１２ａとし
てもよい。
体装置１０の表面実装形リード１２の形状の一例とし
て、ガルウィング形の場合を説明したが、図３に例示し
たように、先端部を半導体装置１０の下面側に折り込ん
だ、いわゆるＪベンド形の表面実装形リード１２ａとし
てもよい。
【００２４】また、挿入実装形リード１３の形状として
は、Ｌ字形に限らず、たとえば、半導体装置１０の底面
に所定のピッチで直接的に垂直下向きに多層配線基板２
０に向かって突設されたピングリッドアレイのような形
式でもよい。
は、Ｌ字形に限らず、たとえば、半導体装置１０の底面
に所定のピッチで直接的に垂直下向きに多層配線基板２
０に向かって突設されたピングリッドアレイのような形
式でもよい。
【００２５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００２６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００２７】本発明の半導体装置によれば、実装基板に
おける配線パターンを有効に利用して実装密度を向上さ
せることができるという効果が得られる。
おける配線パターンを有効に利用して実装密度を向上さ
せることができるという効果が得られる。
【００２８】また、本発明の半導体装置によれば、実装
基板側における配線パターンの設計の自由度の向上およ
びノイズなどの障害の低減を実現することができるとい
う効果が得られる。
基板側における配線パターンの設計の自由度の向上およ
びノイズなどの障害の低減を実現することができるとい
う効果が得られる。
【００２９】また、本発明の多層配線基板によれば、各
層に配置される配線パターンの有効利用によって、構造
の簡単化および実装密度の向上を実現することができる
という効果が得られる。
層に配置される配線パターンの有効利用によって、構造
の簡単化および実装密度の向上を実現することができる
という効果が得られる。
【図１】本発明の一実施例である半導体装置を多層配線
基板に搭載した状態の一例を示す略斜視図である。
基板に搭載した状態の一例を示す略斜視図である。
【図２】本発明の一実施例である多層配線基板が半導体
装置を搭載した状態の一例を示す略断面図である。
装置を搭載した状態の一例を示す略断面図である。
【図３】本発明の一実施例である半導体装置の変形例を
示す側面図である。
示す側面図である。
１０ 半導体装置 １１ パッケージ １２ 表面実装形リード １２ａ 表面実装形リード １３，１３ａ，１３ｂ 挿入実装形リード ２０ 多層配線基板 ２１ 表面配線パターン ２２，２３ 内部配線パターン ２４ 絶縁層 ２４ａ 挿入穴 ２４ｂ 貫通穴 ２４ｃ 層間接続配線
Claims (4)
- 【請求項１】 実装基板の表面に形成された第１の配線
パターンに接続される表面実装形リードと、前記実装基
板に穿設された挿入穴に挿入され、当該実装基板の内部
または裏面に形成された第２の配線パターンに接続され
る挿入実装形リードとを併せ持つことを特徴とする半導
体装置。 - 【請求項２】 複数の前記挿入実装形リードの長さを個
別に変化させることにより、前記実装基板内の異なる深
さに配置された前記第２の配線パターンに接続されるよ
うにしたことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 リードフレームからの切断成形時に、前
記表面実装形リードと前記挿入実装形リードとを同時に
形成することを特徴とする請求項１または２記載の半導
体装置。 - 【請求項４】 表面に形成され、表面実装形リードが接
続される第１の配線パターンと、挿入実装形リードが挿
入される挿入穴と、内部または裏面に形成され、当該挿
入実装形リードが接続される第２の配線パターンとを備
えたことを特徴とする多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089187A JPH05291468A (ja) | 1992-04-10 | 1992-04-10 | 半導体装置および多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089187A JPH05291468A (ja) | 1992-04-10 | 1992-04-10 | 半導体装置および多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291468A true JPH05291468A (ja) | 1993-11-05 |
Family
ID=13963729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4089187A Pending JPH05291468A (ja) | 1992-04-10 | 1992-04-10 | 半導体装置および多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8811028B2 (en) | 2009-12-25 | 2014-08-19 | Fujitsu Semiconductor Limited | Semiconductor device and circuit board |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420560U (ja) * | 1987-07-29 | 1989-02-01 | ||
| JPH03113160A (ja) * | 1989-09-25 | 1991-05-14 | Mazda Motor Corp | 歯車式変速機の歯打ち音低減装置 |
-
1992
- 1992-04-10 JP JP4089187A patent/JPH05291468A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420560U (ja) * | 1987-07-29 | 1989-02-01 | ||
| JPH03113160A (ja) * | 1989-09-25 | 1991-05-14 | Mazda Motor Corp | 歯車式変速機の歯打ち音低減装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8811028B2 (en) | 2009-12-25 | 2014-08-19 | Fujitsu Semiconductor Limited | Semiconductor device and circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1143514B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JP2894071B2 (ja) | 半導体装置 | |
| JPH0234184B2 (ja) | ||
| JPH11312776A (ja) | 集積回路パッケージ | |
| KR100623867B1 (ko) | 반도체 회로기판의 레이아웃 방법 | |
| JPH05291468A (ja) | 半導体装置および多層配線基板 | |
| KR100244708B1 (ko) | 반도체 패키지 | |
| JP3308078B2 (ja) | 樹脂封止型半導体装置 | |
| JP2522182B2 (ja) | 半導体装置 | |
| JPH05114671A (ja) | 半導体装置 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPS62263666A (ja) | 樹脂封止型半導体パツケ−ジ | |
| JPH05218218A (ja) | 電子部品パッケージおよびその実装方法 | |
| JPH0575003A (ja) | 半導体装置の実装構造 | |
| JP2500789B2 (ja) | 集積回路パッケ―ジ | |
| JPH02201946A (ja) | 半導体装置 | |
| JP2783075B2 (ja) | 集積回路パッケージ組立体 | |
| KR200426929Y1 (ko) | 내부 접지층을 갖는 집적회로 패키지 | |
| JPH0629422A (ja) | 混成集積回路装置 | |
| JPH06314885A (ja) | プリント多層配線基板モジュール | |
| JPH05183094A (ja) | 半導体集積回路 | |
| JP2567987B2 (ja) | 半導体集積回路 | |
| JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
| JPH0121629B2 (ja) | ||
| JPS6129164A (ja) | 半導体装置 |