JP2500789B2 - 集積回路パッケ―ジ - Google Patents
集積回路パッケ―ジInfo
- Publication number
- JP2500789B2 JP2500789B2 JP5290003A JP29000393A JP2500789B2 JP 2500789 B2 JP2500789 B2 JP 2500789B2 JP 5290003 A JP5290003 A JP 5290003A JP 29000393 A JP29000393 A JP 29000393A JP 2500789 B2 JP2500789 B2 JP 2500789B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit package
- wiring board
- printed wiring
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路パッケージに
関し、詳しくは実装密度の向上を図るための集積回路パ
ッケージに関する。
関し、詳しくは実装密度の向上を図るための集積回路パ
ッケージに関する。
【０００２】
【従来の技術】集積回路パッケージは、集積回路チップ
を内蔵すると共にこの集積回路チップに接続された端子
を外部に設けたものである。従来、集積回路パッケージ
は、プリント配線板に複数個並べて平面的に実装されて
いた。また、近年の半導体技術の進歩により、集積回路
チップの回路規模はますます増大化している。
を内蔵すると共にこの集積回路チップに接続された端子
を外部に設けたものである。従来、集積回路パッケージ
は、プリント配線板に複数個並べて平面的に実装されて
いた。また、近年の半導体技術の進歩により、集積回路
チップの回路規模はますます増大化している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
集積回路パッケージでは、集積回路チップの回路規模の
増大に従って、端子数が増加すると共に大型化する。そ
のため、プリント配線板に対する集積回路パッケージの
占有面積も大きくなり、プリント配線板から構成される
電子装置を小型化する際の障害になっていた。
集積回路パッケージでは、集積回路チップの回路規模の
増大に従って、端子数が増加すると共に大型化する。そ
のため、プリント配線板に対する集積回路パッケージの
占有面積も大きくなり、プリント配線板から構成される
電子装置を小型化する際の障害になっていた。
【０００４】
【発明の目的】そこで、本発明の目的は、プリント配線
板に対する占有面積を小さくでき、実装密度の向上を可
能にする集積回路パッケージを提供することにある。
板に対する占有面積を小さくでき、実装密度の向上を可
能にする集積回路パッケージを提供することにある。
【０００５】
【課題を解決するための手段】本発明に係る集積回路パ
ッケージは、上記目的を達成するためになされたもので
あり、集積回路チップを内蔵すると共にこの集積回路チ
ップに接続された端子を外部に設けた集積回路パッケー
ジを改良したものである。
ッケージは、上記目的を達成するためになされたもので
あり、集積回路チップを内蔵すると共にこの集積回路チ
ップに接続された端子を外部に設けた集積回路パッケー
ジを改良したものである。
【０００６】その改良した点とは、プリント配線板に実
装される場合にこのプリント配線板と対向する面に設け
られると共にこのプリント配線板の配線に接続される下
部電極と、前記プリント配線板と対向する面以外の部分
に設けられると共に他の集積回路パッケージ等の端子に
接続される上部電極と、この上部電極と前記下部電極と
を接続する導体部材とを備え、前記導体部材が内部に貫
通して設けられているものとしたことである。
装される場合にこのプリント配線板と対向する面に設け
られると共にこのプリント配線板の配線に接続される下
部電極と、前記プリント配線板と対向する面以外の部分
に設けられると共に他の集積回路パッケージ等の端子に
接続される上部電極と、この上部電極と前記下部電極と
を接続する導体部材とを備え、前記導体部材が内部に貫
通して設けられているものとしたことである。
【０００７】また、前記上部電極は、前記他の集積回路
パッケージ等の端子を挿入させる挿入孔に設けられてい
るものとしてもよい。
パッケージ等の端子を挿入させる挿入孔に設けられてい
るものとしてもよい。
【０００８】
【作用】請求項１及び２記載の集積回路パッケージで
は、その端子がプリント配線板の配線にハンダ付け等で
接続されることにより、プリント配線板に実装される。
このとき、下部電極も同様に、プリント配線板の配線に
ハンダ付け等で接続される。これにより、上部電極は、
導体部材及び下部電極を通じて、プリント配線板の配線
に接続される。一方、上部電極には、他の集積回路パッ
ケージ等の端子がハンダ付け等で接続される。すなわ
ち、この他の集積回路パッケージ等の端子は、上部電
極，導体部材及び下部電極を通じて、プリント配線板の
配線に接続されることになる。したがって、この他の集
積回路パッケージ等は、プリント配線板に対する占有面
積を有しない。しかも、導体部材が内部に貫通して設け
られているので、導体部材と端子等とが十分に絶縁され
る。
は、その端子がプリント配線板の配線にハンダ付け等で
接続されることにより、プリント配線板に実装される。
このとき、下部電極も同様に、プリント配線板の配線に
ハンダ付け等で接続される。これにより、上部電極は、
導体部材及び下部電極を通じて、プリント配線板の配線
に接続される。一方、上部電極には、他の集積回路パッ
ケージ等の端子がハンダ付け等で接続される。すなわ
ち、この他の集積回路パッケージ等の端子は、上部電
極，導体部材及び下部電極を通じて、プリント配線板の
配線に接続されることになる。したがって、この他の集
積回路パッケージ等は、プリント配線板に対する占有面
積を有しない。しかも、導体部材が内部に貫通して設け
られているので、導体部材と端子等とが十分に絶縁され
る。
【０００９】請求項２記載の集積回路パッケージでは、
他の集積回路パッケージ等の端子を挿入孔に挿入させる
だけで、端子と上部電極との位置合わせがなされる。
他の集積回路パッケージ等の端子を挿入孔に挿入させる
だけで、端子と上部電極との位置合わせがなされる。
【００１０】
【実施例】図１及び図２は本発明に係る集積回路パッケ
ージの一実施例を示し、図１はプリント配線板に実装さ
れた集積回路パッケージの一部を切り欠いた正面図、図
２は図１の集積回路パッケージの平面図である。
ージの一実施例を示し、図１はプリント配線板に実装さ
れた集積回路パッケージの一部を切り欠いた正面図、図
２は図１の集積回路パッケージの平面図である。
【００１１】本発明に係る集積回路パッケージ１０は、
集積回路チップ（図示せず）を内蔵すると共にこの集積
回路チップに接続された端子１２を外部に設けたもので
ある。そして、プリント配線板１４に実装される場合に
プリント配線板１４と対向する面１０ａに設けられると
共にプリント配線板１４の配線１６に接続される下部電
極１８と、プリント配線板１４と対向する面１０ａ以外
の面１０ｂに設けられると共に他の集積回路パッケージ
２０の端子２２に接続される上部電極２４と、上部電極
２４と下部電極１８とを接続する導体部材２６とを備え
ている。また、導体部材２６は、集積回路パッケージ１
０の内部を貫通している。
集積回路チップ（図示せず）を内蔵すると共にこの集積
回路チップに接続された端子１２を外部に設けたもので
ある。そして、プリント配線板１４に実装される場合に
プリント配線板１４と対向する面１０ａに設けられると
共にプリント配線板１４の配線１６に接続される下部電
極１８と、プリント配線板１４と対向する面１０ａ以外
の面１０ｂに設けられると共に他の集積回路パッケージ
２０の端子２２に接続される上部電極２４と、上部電極
２４と下部電極１８とを接続する導体部材２６とを備え
ている。また、導体部材２６は、集積回路パッケージ１
０の内部を貫通している。
【００１２】集積回路パッケージ１０は、合成樹脂又は
セラミックス等の絶縁体から成るものである。端子１２
は、銅等の導電体から成り、集積回路パッケージ１０の
周囲に必要な数だけ設けられている。端子１２から通電
することにより内部の集積回路チップが動作状態にな
る。また、上部電極２４，下部電極１８及び導体部材２
６も、銅等の導電体から成るものである。
セラミックス等の絶縁体から成るものである。端子１２
は、銅等の導電体から成り、集積回路パッケージ１０の
周囲に必要な数だけ設けられている。端子１２から通電
することにより内部の集積回路チップが動作状態にな
る。また、上部電極２４，下部電極１８及び導体部材２
６も、銅等の導電体から成るものである。
【００１３】次に、本発明に係る集積回路パッケージの
作用を説明する。
作用を説明する。
【００１４】集積回路パッケージ１０は、端子１２がプ
リント配線板１４の配線１６にハンダ付け等で接続され
ることにより、プリント配線板１４に実装される。この
とき、下部電極１８も同様に、プリント配線板１４の配
線１６にハンダ付け等で接続される。これにより、上部
電極２４も、導体部材２６及び下部電極１８を通じて、
プリント配線板１４の配線１６に接続される。一方、上
部電極２４には、集積回路パッケージ２０の端子２２が
ハンダ付け等で接続される。すなわち、集積回路パッケ
ージ等２０の端子２２は、上部電極２４，導体部材２６
及び下部電極１８を通じて、プリント配線板１４の配線
１６に接続されることになる。したがって、集積回路パ
ッケージ２０は、プリント配線板１４に対する占有面積
を有しない。また、導体部材２６が集積回路パッケージ
１０の内部を貫通しているので、導体部材２６と端子１
２等との絶縁性が十分に保たれている。
リント配線板１４の配線１６にハンダ付け等で接続され
ることにより、プリント配線板１４に実装される。この
とき、下部電極１８も同様に、プリント配線板１４の配
線１６にハンダ付け等で接続される。これにより、上部
電極２４も、導体部材２６及び下部電極１８を通じて、
プリント配線板１４の配線１６に接続される。一方、上
部電極２４には、集積回路パッケージ２０の端子２２が
ハンダ付け等で接続される。すなわち、集積回路パッケ
ージ等２０の端子２２は、上部電極２４，導体部材２６
及び下部電極１８を通じて、プリント配線板１４の配線
１６に接続されることになる。したがって、集積回路パ
ッケージ２０は、プリント配線板１４に対する占有面積
を有しない。また、導体部材２６が集積回路パッケージ
１０の内部を貫通しているので、導体部材２６と端子１
２等との絶縁性が十分に保たれている。
【００１５】また、集積回路パッケージ１０の上に集積
回路パッケージ２０を立体的に実装することにより、集
積回路パッケージ１０，２０を平面的に実装する場合に
比べて、配線長を短くできるという効果もある。
回路パッケージ２０を立体的に実装することにより、集
積回路パッケージ１０，２０を平面的に実装する場合に
比べて、配線長を短くできるという効果もある。
【００１６】なお、導体部材２６は、ショート等の生じ
ない範囲で、集積回路パッケージ１０の外面を這わせる
ようにしてもよい。
ない範囲で、集積回路パッケージ１０の外面を這わせる
ようにしてもよい。
【００１７】図３は本発明に係る集積回路パッケージの
他の実施例を示す要部断面図である。この集積回路パッ
ケージ３０では、上部電極３２が他の集積回路パッケー
ジ等の端子２２を挿入させる挿入孔３４に設けられてい
る。そして、上部電極３２は導体部材３６を通じて図示
しない下部電極に接続されている。すなわち、上部電極
３２を集積回路パッケージ３０の内部に設け、集積回路
パッケージ３０の内部で上部電極３２と端子２２とを接
続するようにしている。この場合は、端子２２を挿入孔
３４に挿入させるだけで、端子２２と上部電極３２との
位置合わせが自動的になされる。
他の実施例を示す要部断面図である。この集積回路パッ
ケージ３０では、上部電極３２が他の集積回路パッケー
ジ等の端子２２を挿入させる挿入孔３４に設けられてい
る。そして、上部電極３２は導体部材３６を通じて図示
しない下部電極に接続されている。すなわち、上部電極
３２を集積回路パッケージ３０の内部に設け、集積回路
パッケージ３０の内部で上部電極３２と端子２２とを接
続するようにしている。この場合は、端子２２を挿入孔
３４に挿入させるだけで、端子２２と上部電極３２との
位置合わせが自動的になされる。
【００１８】
【発明の効果】請求項１及び２記載の集積回路パッケー
ジによれば、他の集積回路パッケージ等の端子を上部電
極，導体部材及び下部電極を通じてプリント配線板の配
線に接続できるので、集積回路パッケージの上に集積回
路パッケージ等を積み重ねる立体的な実装ができる。し
たがって、従来の平面的な実装に比べて、プリント配線
板に対する集積回路パッケージ等の占有面積を小さくで
き、実装密度を向上できる。しかも、導体部材が内部に
貫通して設けられているので、導体部材と端子等との絶
縁性を十分に保つことができる。
ジによれば、他の集積回路パッケージ等の端子を上部電
極，導体部材及び下部電極を通じてプリント配線板の配
線に接続できるので、集積回路パッケージの上に集積回
路パッケージ等を積み重ねる立体的な実装ができる。し
たがって、従来の平面的な実装に比べて、プリント配線
板に対する集積回路パッケージ等の占有面積を小さくで
き、実装密度を向上できる。しかも、導体部材が内部に
貫通して設けられているので、導体部材と端子等との絶
縁性を十分に保つことができる。
【００１９】請求項２記載の集積回路パッケージによれ
ば、他の集積回路パッケージ等の端子を挿入孔に挿入さ
せるだけで、端子と上部電極との位置を正確かつ簡単に
合わせることができる。
ば、他の集積回路パッケージ等の端子を挿入孔に挿入さ
せるだけで、端子と上部電極との位置を正確かつ簡単に
合わせることができる。
【図１】本発明の一実施例としての集積回路パッケージ
をプリント配線板に実装した状態を示す、一部を切り欠
いた正面図である。
をプリント配線板に実装した状態を示す、一部を切り欠
いた正面図である。
【図２】図１に本発明の一実施例として示されている集
積回路パッケージの平面図である。
積回路パッケージの平面図である。
【図３】本発明に係る集積回路パッケージの他の実施例
を示す要部断面図である。
を示す要部断面図である。
１０，３０ 集積回路パッケージ １２ 端子 １４ プリント配線板 １６ プリント配線板の配線 １８ 下部電極 ２４，３２ 上部電極 ２６，３６ 導体部材 ３４ 挿入孔
Claims (2)
- 【請求項１】 集積回路チップを内蔵すると共にこの集
積回路チップに接続された端子を外部に設けた集積回路
パッケージにおいて、 プリント配線板に実装される場合にこのプリント配線板
と対向する面に設けられると共にこのプリント配線板の
配線に接続される下部電極と、前記プリント配線板と対
向する面以外の部分に設けられると共に他の集積回路パ
ッケージ等の端子に接続される上部電極と、この上部電
極と前記下部電極とを接続する導体部材とを備え、この
導体部材が内部に貫通して設けられていることを特徴と
する集積回路パッケージ。 - 【請求項２】 前記上部電極は、前記他の集積回路パッ
ケージ等の端子を挿入させる挿入孔に設けられているこ
とを特徴とする請求項１記載の集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5290003A JP2500789B2 (ja) | 1993-10-26 | 1993-10-26 | 集積回路パッケ―ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5290003A JP2500789B2 (ja) | 1993-10-26 | 1993-10-26 | 集積回路パッケ―ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122833A JPH07122833A (ja) | 1995-05-12 |
| JP2500789B2 true JP2500789B2 (ja) | 1996-05-29 |
Family
ID=17750525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5290003A Expired - Fee Related JP2500789B2 (ja) | 1993-10-26 | 1993-10-26 | 集積回路パッケ―ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500789B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57181144A (en) * | 1981-05-01 | 1982-11-08 | Toshiba Corp | Semiconductor device |
-
1993
- 1993-10-26 JP JP5290003A patent/JP2500789B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07122833A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726493A (en) | Semiconductor device and semiconductor device unit having ball-grid-array type package structure | |
| EP0333374B1 (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| JP2967344B2 (ja) | 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法 | |
| US6445594B1 (en) | Semiconductor device having stacked semiconductor elements | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| KR100753415B1 (ko) | 스택 패키지 | |
| US7411278B2 (en) | Package device with electromagnetic interference shield | |
| US6667560B2 (en) | Board on chip ball grid array | |
| US8143713B2 (en) | Chip-on-board package | |
| JPH0234184B2 (ja) | ||
| US4949220A (en) | Hybrid IC with heat sink | |
| JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
| US6847115B2 (en) | Packaged semiconductor device for radio frequency shielding | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JP2500789B2 (ja) | 集積回路パッケ―ジ | |
| US6776663B2 (en) | Electronic component with isolation barriers between the terminal pins | |
| JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
| JP3813489B2 (ja) | 積層型半導体装置 | |
| US20070241444A1 (en) | Carrier board structure with chip embedded therein and method for fabricating the same | |
| KR200283907Y1 (ko) | 볼 그리드 어레이 패키지 적층형 반도체 소자 | |
| US20020190367A1 (en) | Slice interconnect structure | |
| KR100671950B1 (ko) | 스택 패키지 | |
| KR100226782B1 (ko) | 반도체 패키지의 구조 | |
| JPH02280359A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |