JPH05281927A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH05281927A JPH05281927A JP4076941A JP7694192A JPH05281927A JP H05281927 A JPH05281927 A JP H05281927A JP 4076941 A JP4076941 A JP 4076941A JP 7694192 A JP7694192 A JP 7694192A JP H05281927 A JPH05281927 A JP H05281927A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- sample
- hold
- output
- shift clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 シフトクロックの位相変更を容易に行えるよ
うにする。 【構成】 各シフトレジスタ５１１，５１２，５２１，
５２２は、サンプリングパルスを取り込み、それをシフ
トクロックφ１，φ２，φ１’，φ２’に同期してシフ
トし、パラレルアウトとして出力する。サンプルホール
ド部５１３，５２３を構成する各サンプルホールド素子
は、シフトレジスタからサンプリングパルスを受け取
り、そのタイミングでアナログ信号をサンプルホールド
する。サンプルホールドされたアナログ信号は、液晶パ
ネル５３の絵素５３１に与えられ、画像が表示される。
表示画像の左右は、シフトレジスタにおけるシフト方向
を反転させ、シフトクロックの位相を変えることにより
行われる。位相切り替え回路１１１，１２１は、反転制
御信号ＩＮＶの論理レベルが変更されたとき、シフトク
ロックの位相を切り換え、反転表示を可能とする。
うにする。 【構成】 各シフトレジスタ５１１，５１２，５２１，
５２２は、サンプリングパルスを取り込み、それをシフ
トクロックφ１，φ２，φ１’，φ２’に同期してシフ
トし、パラレルアウトとして出力する。サンプルホール
ド部５１３，５２３を構成する各サンプルホールド素子
は、シフトレジスタからサンプリングパルスを受け取
り、そのタイミングでアナログ信号をサンプルホールド
する。サンプルホールドされたアナログ信号は、液晶パ
ネル５３の絵素５３１に与えられ、画像が表示される。
表示画像の左右は、シフトレジスタにおけるシフト方向
を反転させ、シフトクロックの位相を変えることにより
行われる。位相切り替え回路１１１，１２１は、反転制
御信号ＩＮＶの論理レベルが変更されたとき、シフトク
ロックの位相を切り換え、反転表示を可能とする。
Description
【０００１】
【産業上の利用分野】本発明は、サンプルホールド回路
に関し、より詳細には、液晶パネル用ソースドライバ等
に用いられるサンプルホールド回路に関する。
に関し、より詳細には、液晶パネル用ソースドライバ等
に用いられるサンプルホールド回路に関する。
【０００２】
【従来の技術】従来の液晶パネル用ソースドライバに用
いられるサンプルホールド回路の一例を駆動される液晶
パネルとともに図５に示す。図中、５１，５２がサンプ
ルホールド回路であり、液晶パネル５３に画像信号を供
給するために用いられている。各サンプルホールド回路
５１，５２はそれぞれ、２つの双方向シフトレジスタ５
１１，５１２および５２１，５２２と、サンプルホール
ド部５１３および５２３と、出力部５１４および５２４
を備えている。
いられるサンプルホールド回路の一例を駆動される液晶
パネルとともに図５に示す。図中、５１，５２がサンプ
ルホールド回路であり、液晶パネル５３に画像信号を供
給するために用いられている。各サンプルホールド回路
５１，５２はそれぞれ、２つの双方向シフトレジスタ５
１１，５１２および５２１，５２２と、サンプルホール
ド部５１３および５２３と、出力部５１４および５２４
を備えている。
【０００３】双方向シフトレジスタ５１１，５１２，５
２１，５２２の入力はシリアルで、出力はパラレルであ
る。各シフトレジスタはサンプリングパルスＳＰ１，Ｓ
Ｐ２，ＳＰ１’，ＳＰ２’を取り込み、それを各シフト
クロックφ１，φ２，φ１’，φ２’に同期して指定さ
れた方向にシフトし、その結果を各段より出力する。
２１，５２２の入力はシリアルで、出力はパラレルであ
る。各シフトレジスタはサンプリングパルスＳＰ１，Ｓ
Ｐ２，ＳＰ１’，ＳＰ２’を取り込み、それを各シフト
クロックφ１，φ２，φ１’，φ２’に同期して指定さ
れた方向にシフトし、その結果を各段より出力する。
【０００４】サンプルホールド部５１３，５２３は、そ
れぞれ複数のサンプルホールド素子によって構成されて
おり、各サンプルホールド部の複数のサンプルホールド
素子はサンプルホールドすべき信号としてアナログ信号
ＶＡが入力される第１群と、サンプルホールドすべき信
号としてアナログ信号ＶＢが入力される第２群とに分割
される。そして、サンプルホールド部５１３の第１群に
属する各素子には、シフトレジスタ５１１の各段からの
出力パルスがそれぞれ入力されており、サンプルホール
ド部５１３の第２群に属する各素子にはシフトレジスタ
５１２の各段からの出力パルスがそれぞれ入力されてい
る。また、サンプルホールド部５２３の第１群に属する
各素子には、シフトレジスタ５２１の各段からの出力パ
ルスがそれぞれ入力されており、サンプルホールド部５
２３の第２群に属する各素子にはシフトレジスタ５２２
の各段からの出力パルスがそれぞれ入力されている。そ
して、各サンプルホールド素子はシフトレジスタからパ
ルスが入力されたとき、アナログ信号ＶＡ，ＶＢを取り
込んで保持する。図においては、第１群に属する素子と
第２群に属する素子は交互に配列されており、２つのシ
フトレジスタの同一の段からの出力が入力される各群の
サンプルホールド素子が隣接して一対を構成している。
れぞれ複数のサンプルホールド素子によって構成されて
おり、各サンプルホールド部の複数のサンプルホールド
素子はサンプルホールドすべき信号としてアナログ信号
ＶＡが入力される第１群と、サンプルホールドすべき信
号としてアナログ信号ＶＢが入力される第２群とに分割
される。そして、サンプルホールド部５１３の第１群に
属する各素子には、シフトレジスタ５１１の各段からの
出力パルスがそれぞれ入力されており、サンプルホール
ド部５１３の第２群に属する各素子にはシフトレジスタ
５１２の各段からの出力パルスがそれぞれ入力されてい
る。また、サンプルホールド部５２３の第１群に属する
各素子には、シフトレジスタ５２１の各段からの出力パ
ルスがそれぞれ入力されており、サンプルホールド部５
２３の第２群に属する各素子にはシフトレジスタ５２２
の各段からの出力パルスがそれぞれ入力されている。そ
して、各サンプルホールド素子はシフトレジスタからパ
ルスが入力されたとき、アナログ信号ＶＡ，ＶＢを取り
込んで保持する。図においては、第１群に属する素子と
第２群に属する素子は交互に配列されており、２つのシ
フトレジスタの同一の段からの出力が入力される各群の
サンプルホールド素子が隣接して一対を構成している。
【０００５】出力部５１４，５２４は、オペアンプ等か
らなる複数の出力回路によって構成されており、各サン
プルホールド部の各サンプルホールド素子が保持する信
号ＶＡ，ＶＢは出力部５１４，５２４の各出力回路を通
じて液晶パネル５３に供給される。なお、出力部５１４
の各出力回路には、シフトレジスタ５１１とシフトレジ
スタ５１２の同一段からの出力パルスが入力されている
２つのサンプルホールド素子の出力信号ＶＡ及びＶＢが
入力されており、同様に出力部５２４の各出力回路に
は、シフトレジスタ５２１とシフトレジスタ５２２の同
一段からの出力パルスが入力されている一対の２つのサ
ンプルホールド素子の出力信号ＶＡ及びＶＢが入力され
ている。各出力回路はそれら２つの信号の内の一方を、
制御信号ＣＮＴに従って選択し、出力する。
らなる複数の出力回路によって構成されており、各サン
プルホールド部の各サンプルホールド素子が保持する信
号ＶＡ，ＶＢは出力部５１４，５２４の各出力回路を通
じて液晶パネル５３に供給される。なお、出力部５１４
の各出力回路には、シフトレジスタ５１１とシフトレジ
スタ５１２の同一段からの出力パルスが入力されている
２つのサンプルホールド素子の出力信号ＶＡ及びＶＢが
入力されており、同様に出力部５２４の各出力回路に
は、シフトレジスタ５２１とシフトレジスタ５２２の同
一段からの出力パルスが入力されている一対の２つのサ
ンプルホールド素子の出力信号ＶＡ及びＶＢが入力され
ている。各出力回路はそれら２つの信号の内の一方を、
制御信号ＣＮＴに従って選択し、出力する。
【０００６】液晶パネル５３は、水平方向に複数の絵素
５３１を並べて構成した複数の絵素ラインによって構成
されている。そして、上から数えて奇数番目のラインに
はアナログ信号ＶＡが与えられ、偶数番目のラインには
アナログ信号ＶＢが与えられる。アナログ信号ＶＡ，Ｖ
Ｂの切り替えは上述のように制御信号ＣＮＴによって行
われる。アナログ信号ＶＡ，ＶＢによってどのラインを
駆動するかは、ゲートドライバ５４による制御によって
決められる。また、各ラインの左から数えて奇数番目の
絵素はサンプルホールド回路５１からのアナログ信号Ｖ
Ａ，ＶＢによって駆動され、一方、各ラインの左から数
えて偶数番目の絵素はサンプルホールド回路５２からの
アナログ信号ＶＡ，ＶＢによって駆動されるように構成
されている。そして、偶数番目のラインはその上の奇数
番目のラインに対して図のように水平方向に左に１／２
絵素分だけずらせて配置されている。
５３１を並べて構成した複数の絵素ラインによって構成
されている。そして、上から数えて奇数番目のラインに
はアナログ信号ＶＡが与えられ、偶数番目のラインには
アナログ信号ＶＢが与えられる。アナログ信号ＶＡ，Ｖ
Ｂの切り替えは上述のように制御信号ＣＮＴによって行
われる。アナログ信号ＶＡ，ＶＢによってどのラインを
駆動するかは、ゲートドライバ５４による制御によって
決められる。また、各ラインの左から数えて奇数番目の
絵素はサンプルホールド回路５１からのアナログ信号Ｖ
Ａ，ＶＢによって駆動され、一方、各ラインの左から数
えて偶数番目の絵素はサンプルホールド回路５２からの
アナログ信号ＶＡ，ＶＢによって駆動されるように構成
されている。そして、偶数番目のラインはその上の奇数
番目のラインに対して図のように水平方向に左に１／２
絵素分だけずらせて配置されている。
【０００７】図６にサンプルホールド回路５１，５２に
供給されるシフトクロックφ１，φ２，φ１’，φ２’
のタイミングチャートを示す。いまシフトレジスタがい
ずれもライトシフトモードで動作しており、例えば、ク
ロックφ１の立ち上がりであるタイミングＴ２で、シフ
トレジスタ５１１がサンプリングパルスＳＰ１を取り込
んだとすると、そのタイミングでシフトレジスタ５１１
の左端の出力端子からサンプリングパルスが出力され
る。その結果、サンプルホールド部５１３の第１群に属
する左端のサンプルホールド素子がアナログ信号ＶＡを
取り込んで保持する。その信号は、出力部５１４を通じ
て最初のラインの左端の絵素に供給される。タイミング
Ｔ２より１／２クロック周期分後のタイミングＴ４で
は、クロックφ１’が立ち上がり、サンプリングパルス
ＳＰ１’がシフトレジスタ５２１に取り込まれ、そのタ
イミングでシフトレジスタ５２１の第１群に属する左端
の出力端子からサンプリングパルスが出力される。その
結果、サンプルホールド部５２３の左端のサンプルホー
ルド素子がアナログ信号ＶＡを取り込んで保持する。そ
の信号は、出力部５２４を通じて最初のラインの２番目
の絵素に供給される。
供給されるシフトクロックφ１，φ２，φ１’，φ２’
のタイミングチャートを示す。いまシフトレジスタがい
ずれもライトシフトモードで動作しており、例えば、ク
ロックφ１の立ち上がりであるタイミングＴ２で、シフ
トレジスタ５１１がサンプリングパルスＳＰ１を取り込
んだとすると、そのタイミングでシフトレジスタ５１１
の左端の出力端子からサンプリングパルスが出力され
る。その結果、サンプルホールド部５１３の第１群に属
する左端のサンプルホールド素子がアナログ信号ＶＡを
取り込んで保持する。その信号は、出力部５１４を通じ
て最初のラインの左端の絵素に供給される。タイミング
Ｔ２より１／２クロック周期分後のタイミングＴ４で
は、クロックφ１’が立ち上がり、サンプリングパルス
ＳＰ１’がシフトレジスタ５２１に取り込まれ、そのタ
イミングでシフトレジスタ５２１の第１群に属する左端
の出力端子からサンプリングパルスが出力される。その
結果、サンプルホールド部５２３の左端のサンプルホー
ルド素子がアナログ信号ＶＡを取り込んで保持する。そ
の信号は、出力部５２４を通じて最初のラインの２番目
の絵素に供給される。
【０００８】同様に、タイミングＴ１でクロックφ２が
立ち上がると、サンプリングパルスＳＰ２がシフトレジ
スタ５１２に取り込まれ、そのタイミングでシフトレジ
スタ５１２の左端の出力端子からサンプリングパルスが
出力される。その結果、サンプルホールド部５１３の第
２群に属する左から２番目のサンプルホールド素子がア
ナログ信号ＶＢを取り込んで保持する。その信号は、出
力部５１４を通じて２番目のラインの左端の絵素に供給
される。そして、タイミングＴ３でクロックφ２’が立
ち上がると、サンプリングパルスＳＰ２’がシフトレジ
スタ５２２に取り込まれ、そのタイミングでシフトレジ
スタ５２２の左端の出力端子からサンプリングパルスが
出力される。その結果、サンプルホールド部５２３の第
２群に属する左から２番目のサンプルホールド素子がア
ナログ信号ＶＢを取り込んで保持する。その信号は、出
力部５２４を通じて２番目のラインの左から２番目の絵
素に供給される。以下同様に、各シフトクロックの立ち
上がりのタイミングごとに、サンプリングパルスがシフ
トレジスタ内でシフトされ、アナログ信号ＶＡ，ＶＢが
順次サンプルホールドされ、各絵素に供給される。
立ち上がると、サンプリングパルスＳＰ２がシフトレジ
スタ５１２に取り込まれ、そのタイミングでシフトレジ
スタ５１２の左端の出力端子からサンプリングパルスが
出力される。その結果、サンプルホールド部５１３の第
２群に属する左から２番目のサンプルホールド素子がア
ナログ信号ＶＢを取り込んで保持する。その信号は、出
力部５１４を通じて２番目のラインの左端の絵素に供給
される。そして、タイミングＴ３でクロックφ２’が立
ち上がると、サンプリングパルスＳＰ２’がシフトレジ
スタ５２２に取り込まれ、そのタイミングでシフトレジ
スタ５２２の左端の出力端子からサンプリングパルスが
出力される。その結果、サンプルホールド部５２３の第
２群に属する左から２番目のサンプルホールド素子がア
ナログ信号ＶＢを取り込んで保持する。その信号は、出
力部５２４を通じて２番目のラインの左から２番目の絵
素に供給される。以下同様に、各シフトクロックの立ち
上がりのタイミングごとに、サンプリングパルスがシフ
トレジスタ内でシフトされ、アナログ信号ＶＡ，ＶＢが
順次サンプルホールドされ、各絵素に供給される。
【０００９】
【発明が解決しようとする課題】ところで、液晶パネル
を用いた表示装置では、表示画像の左右を反転させるこ
とが必要となる場合がある。そのような反転表示は、ア
ナログ信号ＶＡ，ＶＢのサンプルホールドを、上記サン
プルホールド部の左端のサンプルホールド素子からでは
なく、右端のサンプルホールド素子から行わせることに
より実現できる。そして、そのためにはシフトレジスタ
におけるサンプリングパルスのシフト方向を反対方向に
切り替えると共に図４に示すようにシフトクロックφ
１，φ１’およびシフトクロックφ２，φ２’の位相関
係を反対にすればよい。すなわち、シフトクロックφ
１，φ２の位相をそれぞれシフトクロックφ１’，φ
２’の位相より１／２周期分だけ遅らせればよい。
を用いた表示装置では、表示画像の左右を反転させるこ
とが必要となる場合がある。そのような反転表示は、ア
ナログ信号ＶＡ，ＶＢのサンプルホールドを、上記サン
プルホールド部の左端のサンプルホールド素子からでは
なく、右端のサンプルホールド素子から行わせることに
より実現できる。そして、そのためにはシフトレジスタ
におけるサンプリングパルスのシフト方向を反対方向に
切り替えると共に図４に示すようにシフトクロックφ
１，φ１’およびシフトクロックφ２，φ２’の位相関
係を反対にすればよい。すなわち、シフトクロックφ
１，φ２の位相をそれぞれシフトクロックφ１’，φ
２’の位相より１／２周期分だけ遅らせればよい。
【００１０】しかし従来は、このようなシフトクロック
の位相の変更を、外部回路を設けて行っていたため、装
置が全体として極めて複雑になっていた。
の位相の変更を、外部回路を設けて行っていたため、装
置が全体として極めて複雑になっていた。
【００１１】本発明の目的は、このような問題を解決
し、外部回路を用いることなくシフトクロックの位相変
更を容易に行えるようにしたサンプルホールド回路を提
供することにある。
し、外部回路を用いることなくシフトクロックの位相変
更を容易に行えるようにしたサンプルホールド回路を提
供することにある。
【００１２】
【課題を解決するための手段】上述の課題は本発明によ
れば、入力されたサンプリングパルスを第１のシフトク
ロックに同期してシフトして出力するシリアルイン・パ
ラレルアウトの第１のシフトレジスタと、入力されたサ
ンプリングパルスを前記第１のシフトクロックに対して
所定の位相角だけ異なる第２のシフトクロックに同期し
てシフトして出力するシリアルイン・パラレルアウトの
第２のシフトレジスタと、前記第１のシフトレジスタか
らの出力に同期してアナログ信号をサンプリングする複
数のサンプルホールド素子からなる第１のサンプルホー
ルド素子群と、前記第２のシフトレジスタからの出力に
同期してアナログ信号をサンプリングする複数のサンプ
ルホールド素子からなる第２のサンプルホールド素子群
と、前記第１のシフトクロックと前記第２のシフトクロ
ックとが所定の位相角の差になるように、前記第１のシ
フトクロックと前記第２のシフトクロックの位相関係を
切り替える位相切替回路とを具備してなるサンプルホー
ルド回路によって達成される。
れば、入力されたサンプリングパルスを第１のシフトク
ロックに同期してシフトして出力するシリアルイン・パ
ラレルアウトの第１のシフトレジスタと、入力されたサ
ンプリングパルスを前記第１のシフトクロックに対して
所定の位相角だけ異なる第２のシフトクロックに同期し
てシフトして出力するシリアルイン・パラレルアウトの
第２のシフトレジスタと、前記第１のシフトレジスタか
らの出力に同期してアナログ信号をサンプリングする複
数のサンプルホールド素子からなる第１のサンプルホー
ルド素子群と、前記第２のシフトレジスタからの出力に
同期してアナログ信号をサンプリングする複数のサンプ
ルホールド素子からなる第２のサンプルホールド素子群
と、前記第１のシフトクロックと前記第２のシフトクロ
ックとが所定の位相角の差になるように、前記第１のシ
フトクロックと前記第２のシフトクロックの位相関係を
切り替える位相切替回路とを具備してなるサンプルホー
ルド回路によって達成される。
【００１３】
【作用】各シフトレジスタは入力されたシフトクロック
に同期してサンプリングパルスをシフトし、パラレルア
ウトとして複数の出力端子から出力する。各群に属する
複数のサンプルホールド素子は各シフトレジスタの複数
の出力端子からの出力に同期して、アナログ信号をサン
プリングする。この際、各シフトレジスタに入力される
シフトクロックは、位相切替回路によりその位相関係を
相互に切替え、これにより、シフトレジスタがパルスを
出力する順序を容易に切り替えることができるようにな
り、第１、第２のサンプルホールド素子群間で各サンプ
ルホールド素子がアナログ信号をサンプリングする順序
を変更することが可能となる。
に同期してサンプリングパルスをシフトし、パラレルア
ウトとして複数の出力端子から出力する。各群に属する
複数のサンプルホールド素子は各シフトレジスタの複数
の出力端子からの出力に同期して、アナログ信号をサン
プリングする。この際、各シフトレジスタに入力される
シフトクロックは、位相切替回路によりその位相関係を
相互に切替え、これにより、シフトレジスタがパルスを
出力する順序を容易に切り替えることができるようにな
り、第１、第２のサンプルホールド素子群間で各サンプ
ルホールド素子がアナログ信号をサンプリングする順序
を変更することが可能となる。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に本発明によるサンプルホールド回路の
一例を示す。図中、１０１，１０２が本発明によるサン
プルホールド回路であり、これらの回路が図５のサンプ
ルホールド回路と異なるのは、位相切り替え回路１１
１，１２１をそれぞれ設け、位相切り替え回路１１１，
１２１を通じて各シフトレジスタにシフトクロックおよ
びサンプリングパルスを供給するようにした点である。
位相切り替え回路１１１，１２１にはそれぞれシフトク
ロックφＡ，φＢ、反転制御信号ＩＮＶ、ならびにサン
プリングパルスＳＰ０が入力され、さらに、位相切り替
え回路１１１には上下切り替え信号Ｕ／Ｌが、位相切り
替え回路１２１には位相切り替え信号Ｕ／Ｌ’が入力さ
れている。そして、切り替え回路１１１はシフトクロッ
クφ１，φ２をそれぞれシフトレジスタ５１１，５１２
に出力し、サンプリングパルスＳＰをシフトレジスタ５
１１，５１２に出力する。また、切り替え回路１２１は
シフトクロックφ１’，φ２’をそれぞれシフトレジス
タ５２１，５２２に出力し、サンプリングパルスＳＰ’
をシフトレジスタ５２１，５２２に出力する。
説明する。図１に本発明によるサンプルホールド回路の
一例を示す。図中、１０１，１０２が本発明によるサン
プルホールド回路であり、これらの回路が図５のサンプ
ルホールド回路と異なるのは、位相切り替え回路１１
１，１２１をそれぞれ設け、位相切り替え回路１１１，
１２１を通じて各シフトレジスタにシフトクロックおよ
びサンプリングパルスを供給するようにした点である。
位相切り替え回路１１１，１２１にはそれぞれシフトク
ロックφＡ，φＢ、反転制御信号ＩＮＶ、ならびにサン
プリングパルスＳＰ０が入力され、さらに、位相切り替
え回路１１１には上下切り替え信号Ｕ／Ｌが、位相切り
替え回路１２１には位相切り替え信号Ｕ／Ｌ’が入力さ
れている。そして、切り替え回路１１１はシフトクロッ
クφ１，φ２をそれぞれシフトレジスタ５１１，５１２
に出力し、サンプリングパルスＳＰをシフトレジスタ５
１１，５１２に出力する。また、切り替え回路１２１は
シフトクロックφ１’，φ２’をそれぞれシフトレジス
タ５２１，５２２に出力し、サンプリングパルスＳＰ’
をシフトレジスタ５２１，５２２に出力する。
【００１５】図２に位相切り替え回路１１１，１２１の
回路図を示す。切り替え回路１１１，１２１の構成は全
く同じであるため、以下切り替え回路１１１について説
明する。ゲート回路６〜８は第１のセレクタを構成して
おり、シフトクロックφＡまたは反転回路２により反転
したシフトクロックφＡのいずれかを選択し、反転させ
てシフトクロックφ１として出力する。ゲート回路９〜
１１は第２のセレクタを構成しており、シフトクロック
φＢまたは反転回路５により反転したシフトクロックφ
Ｂのいずれかを選択し、反転させて出力する。ゲート回
路１２〜１４は第３のセレクタを構成しており、シフト
クロックφＢまたは反転回路５により反転したシフトク
ロックφＢのいずれかを選択し、反転させてシフトクロ
ックφ２として出力する。
回路図を示す。切り替え回路１１１，１２１の構成は全
く同じであるため、以下切り替え回路１１１について説
明する。ゲート回路６〜８は第１のセレクタを構成して
おり、シフトクロックφＡまたは反転回路２により反転
したシフトクロックφＡのいずれかを選択し、反転させ
てシフトクロックφ１として出力する。ゲート回路９〜
１１は第２のセレクタを構成しており、シフトクロック
φＢまたは反転回路５により反転したシフトクロックφ
Ｂのいずれかを選択し、反転させて出力する。ゲート回
路１２〜１４は第３のセレクタを構成しており、シフト
クロックφＢまたは反転回路５により反転したシフトク
ロックφＢのいずれかを選択し、反転させてシフトクロ
ックφ２として出力する。
【００１６】排他的論理和回路１には、反転制御信号Ｉ
ＮＶと上下切り替え信号Ｕ／Ｌとが入力されており、そ
の出力は上記第１および第２のセレクタに選択信号とし
て入力されている。また、論理和回路１の出力を反転回
路３により反転させた信号も、第１および第２のセレク
タにもう１つの選択信号として入力されている。そし
て、論理和回路１の出力信号がハイレベルのとき、第１
のセレクタはシフトクロックφＡを選択し、第２のセレ
クタは反転させたシフトクロックφＢを選択する。
ＮＶと上下切り替え信号Ｕ／Ｌとが入力されており、そ
の出力は上記第１および第２のセレクタに選択信号とし
て入力されている。また、論理和回路１の出力を反転回
路３により反転させた信号も、第１および第２のセレク
タにもう１つの選択信号として入力されている。そし
て、論理和回路１の出力信号がハイレベルのとき、第１
のセレクタはシフトクロックφＡを選択し、第２のセレ
クタは反転させたシフトクロックφＢを選択する。
【００１７】また、上下切り替え信号Ｕ／Ｌおよび上下
切り替え信号Ｕ／Ｌを反転回路４によって反転させた信
号は共に第３のセレクタに選択信号として入力されてい
る。そして、上下切り替え信号Ｕ／Ｌがハイレベルのと
き、第３のセレクタは反転させたシフトクロックφＢを
選択する。
切り替え信号Ｕ／Ｌを反転回路４によって反転させた信
号は共に第３のセレクタに選択信号として入力されてい
る。そして、上下切り替え信号Ｕ／Ｌがハイレベルのと
き、第３のセレクタは反転させたシフトクロックφＢを
選択する。
【００１８】Ｄフリップフロップ１５は、サンプリング
パルスＳＰ０を第２のセレクタの出力信号に同期化し、
サンプリングパルスＳＰを出力する。
パルスＳＰ０を第２のセレクタの出力信号に同期化し、
サンプリングパルスＳＰを出力する。
【００１９】次に動作を説明する。なお、上側のサンプ
ルホールド回路１０１に設けられている切り替え回路１
１１にはハイレベルの上下切り替え信号Ｕ／Ｌを与え、
一方、下側のサンプルホールド回路１０２に設けられて
いる切り替え回路１２１にはローレベルの上下切り替え
信号Ｕ／Ｌ’を与える。そして、液晶パネル５３におけ
る表示を左右反転させない場合には、ハイレベルの反転
制御信号ＩＮＶを入力する。また、シフトクロックφ
Ａ，φＢは図６に示したシフトクロックφ１，φ２をそ
れぞれ反転させたものであるとする。
ルホールド回路１０１に設けられている切り替え回路１
１１にはハイレベルの上下切り替え信号Ｕ／Ｌを与え、
一方、下側のサンプルホールド回路１０２に設けられて
いる切り替え回路１２１にはローレベルの上下切り替え
信号Ｕ／Ｌ’を与える。そして、液晶パネル５３におけ
る表示を左右反転させない場合には、ハイレベルの反転
制御信号ＩＮＶを入力する。また、シフトクロックφ
Ａ，φＢは図６に示したシフトクロックφ１，φ２をそ
れぞれ反転させたものであるとする。
【００２０】この場合、切り替え回路１１１では、論理
和回路１は、ローレベルの信号を出力するので、第１の
セレクタは反転されたシフトクロックφＡを選択し、反
転させてシフトクロックφ１として出力し、一方、第３
のセレクタも反転されたシフトクロックφＢを選択し、
反転させてシフトクロックφ２として出力する。このと
き、シフトクロックφ１，φ２の位相関係は図６に示す
ようなものとなる。また、第２のセレクタはシフトクロ
ックφＢを選択するので、フリップフロップ１５が出力
するサンプリングパルスＳＰは反転させたシフトクロッ
クφＢに同期したものとなる。
和回路１は、ローレベルの信号を出力するので、第１の
セレクタは反転されたシフトクロックφＡを選択し、反
転させてシフトクロックφ１として出力し、一方、第３
のセレクタも反転されたシフトクロックφＢを選択し、
反転させてシフトクロックφ２として出力する。このと
き、シフトクロックφ１，φ２の位相関係は図６に示す
ようなものとなる。また、第２のセレクタはシフトクロ
ックφＢを選択するので、フリップフロップ１５が出力
するサンプリングパルスＳＰは反転させたシフトクロッ
クφＢに同期したものとなる。
【００２１】一方、切り替え回路１２１では、論理和回
路１は、ハイレベルの信号を出力するので、第１のセレ
クタはシフトクロックφＡを選択し、反転させてシフト
クロックφ１’として出力し、一方、第３のセレクタは
シフトクロックφＢを選択し、反転させてシフトクロッ
クφ２’として出力する。このとき、シフトクロックφ
１’，φ２’の位相関係は図６に示すようなものとな
る。また、第２のセレクタは反転されたシフトクロック
φＢを選択するので、フリップフロップ１５が出力する
サンプリングパルスＳＰはシフトクロックφＢに同期し
たものとなる。
路１は、ハイレベルの信号を出力するので、第１のセレ
クタはシフトクロックφＡを選択し、反転させてシフト
クロックφ１’として出力し、一方、第３のセレクタは
シフトクロックφＢを選択し、反転させてシフトクロッ
クφ２’として出力する。このとき、シフトクロックφ
１’，φ２’の位相関係は図６に示すようなものとな
る。また、第２のセレクタは反転されたシフトクロック
φＢを選択するので、フリップフロップ１５が出力する
サンプリングパルスＳＰはシフトクロックφＢに同期し
たものとなる。
【００２２】このように、反転制御信号ＩＮＶがハイレ
ベルのときは、従来どうりの位相関係のシフトクロック
φ１，φ２，φ１’，φ２’が各シフトレジスタ５１
１，５１２，５２１，５２２に供給され、従って、液晶
パネルにおける表示は非反転となる。
ベルのときは、従来どうりの位相関係のシフトクロック
φ１，φ２，φ１’，φ２’が各シフトレジスタ５１
１，５１２，５２１，５２２に供給され、従って、液晶
パネルにおける表示は非反転となる。
【００２３】次に、反転制御信号ＩＮＶをローレベルに
すると、切り替え回路１１１では、論理和回路１は、ハ
イレベルの信号を出力するので、第１のセレクタはシフ
トクロックφＡを選択し、反転させてシフトクロックφ
１として出力し、一方、第３のセレクタは反転されたシ
フトクロックφＢを選択し、反転させてシフトクロック
φ２として出力する。このとき、シフトクロックφ１，
φ２の位相関係は図３に示すようなものとなり、図４に
示した反転表示に必要な位相関係に一致する。また、第
２のセレクタは反転シフトクロックφＢを選択するの
で、フリップフロップ１５が出力するサンプリングパル
スＳＰはシフトクロックφＢに同期したものとなる。
すると、切り替え回路１１１では、論理和回路１は、ハ
イレベルの信号を出力するので、第１のセレクタはシフ
トクロックφＡを選択し、反転させてシフトクロックφ
１として出力し、一方、第３のセレクタは反転されたシ
フトクロックφＢを選択し、反転させてシフトクロック
φ２として出力する。このとき、シフトクロックφ１，
φ２の位相関係は図３に示すようなものとなり、図４に
示した反転表示に必要な位相関係に一致する。また、第
２のセレクタは反転シフトクロックφＢを選択するの
で、フリップフロップ１５が出力するサンプリングパル
スＳＰはシフトクロックφＢに同期したものとなる。
【００２４】一方、切り替え回路１２１では、論理和回
路１は、ローレベルの信号を出力するので、第１のセレ
クタは反転されたシフトクロックφＡを選択し、反転さ
せてシフトクロックφ１’として出力し、一方、第３の
セレクタはシフトクロックφＢを選択し、反転させてシ
フトクロックφ２’として出力する。このとき、シフト
クロックφ１’，φ２’の位相関係は図３に示すような
ものとなり、図４に示した反転表示に必要な位相関係に
一致する。また、第２のセレクタはシフトクロックφＢ
を選択するので、フリップフロップ１５が出力するサン
プリングパルスＳＰは反転させたシフトクロックφＢに
同期したものとなる。
路１は、ローレベルの信号を出力するので、第１のセレ
クタは反転されたシフトクロックφＡを選択し、反転さ
せてシフトクロックφ１’として出力し、一方、第３の
セレクタはシフトクロックφＢを選択し、反転させてシ
フトクロックφ２’として出力する。このとき、シフト
クロックφ１’，φ２’の位相関係は図３に示すような
ものとなり、図４に示した反転表示に必要な位相関係に
一致する。また、第２のセレクタはシフトクロックφＢ
を選択するので、フリップフロップ１５が出力するサン
プリングパルスＳＰは反転させたシフトクロックφＢに
同期したものとなる。
【００２５】このように、本実施例のサンプルホールド
回路では、反転制御信号ＩＮＶの論理レベルを反転させ
るだけで、シフトクロックの位相が切り替えられ、液晶
パネル５３における左右反転表示が可能となる。
回路では、反転制御信号ＩＮＶの論理レベルを反転させ
るだけで、シフトクロックの位相が切り替えられ、液晶
パネル５３における左右反転表示が可能となる。
【００２６】
【発明の効果】以上説明したように本発明のサンプルホ
ールド回路では、各シフトレジスタは、サンプリングパ
ルスを取り込み、それをシフトクロックに同期してシフ
トし、パラレルアウトとして複数の出力端子から順番に
出力する。そして、各サンプルホールド素子群は対応す
るシフトレジスタからそれぞれサンプリングパルスを受
け取り、サンプルホールド素子群の各サンプルホールド
素子はそれぞれ対応するサンプリングパルスに同期して
アナログ信号をサンプリングする。従って、各サンプル
ホールド素子がアナログ信号をサンプリングするタイミ
ングはシフトレジスタに与えられるシフトクロックの位
相によって決り、位相切替回路は、そのシフトクロック
の位相を切り替える。
ールド回路では、各シフトレジスタは、サンプリングパ
ルスを取り込み、それをシフトクロックに同期してシフ
トし、パラレルアウトとして複数の出力端子から順番に
出力する。そして、各サンプルホールド素子群は対応す
るシフトレジスタからそれぞれサンプリングパルスを受
け取り、サンプルホールド素子群の各サンプルホールド
素子はそれぞれ対応するサンプリングパルスに同期して
アナログ信号をサンプリングする。従って、各サンプル
ホールド素子がアナログ信号をサンプリングするタイミ
ングはシフトレジスタに与えられるシフトクロックの位
相によって決り、位相切替回路は、そのシフトクロック
の位相を切り替える。
【００２７】そのため、本発明のサンプルホールド回路
では、位相切替回路によりシフトクロックの位相を切り
替えることによって、シフトレジスタがパルスを出力す
る順序を切り替え、サンプルホールド素子群間での各サ
ンプルホールド素子のサンプリングの順序を容易に切り
替えることができる。その結果、本発明のサンプリング
回路を液晶パネルに用いた場合には、簡単な回路構成
で、画面の左右反転を容易に行うことができる。
では、位相切替回路によりシフトクロックの位相を切り
替えることによって、シフトレジスタがパルスを出力す
る順序を切り替え、サンプルホールド素子群間での各サ
ンプルホールド素子のサンプリングの順序を容易に切り
替えることができる。その結果、本発明のサンプリング
回路を液晶パネルに用いた場合には、簡単な回路構成
で、画面の左右反転を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明によるサンプルホールド回路の一例を示
すブロック図である。
すブロック図である。
【図２】図１のサンプルホールド回路を構成する位相切
り替え回路を示す回路図である。
り替え回路を示す回路図である。
【図３】図１のサンプルホールド回路の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図４】液晶パネルにおける左右反転表示に必要なシフ
トクロックの位相関係を示すタイミングチャートであ
る。
トクロックの位相関係を示すタイミングチャートであ
る。
【図５】従来のサンプルホールド回路の一例を示すブロ
ック図である。
ック図である。
【図６】図５のサンプルホールド回路の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
１ 排他的論理和回路 ２〜５ 反転回路 ６〜１４ ゲート回路 １５ Ｄフリップフロップ ５３ 液晶パネル ５４ ゲートドライバ １１，１２ サンプルホールド回路 １１１，１２１ 位相切り替え回路 ５１１，５１２，５２１，５２２ シフトレジスタ ５１３，５２３ サンプルホールド部 ５１４，５２４ 出力部 ５３１ 絵素
Claims (1)
- 【請求項１】 入力されたサンプリングパルスを第１の
シフトクロックに同期してシフトして出力するシリアル
イン・パラレルアウトの第１のシフトレジスタと、入力
されたサンプリングパルスを前記第１のシフトクロック
に対して所定の位相角だけ異なる第２のシフトクロック
に同期してシフトして出力するシリアルイン・パラレル
アウトの第２のシフトレジスタと、前記第１のシフトレ
ジスタからの出力に同期してアナログ信号をサンプリン
グする複数のサンプルホールド素子からなる第１のサン
プルホールド素子群と、前記第２のシフトレジスタから
の出力に同期してアナログ信号をサンプリングする複数
のサンプルホールド素子からなる第２のサンプルホール
ド素子群と、前記第１のシフトクロックと前記第２のシ
フトクロックとが所定の位相角の差になるように、前記
第１のシフトクロックと前記第２のシフトクロックの位
相関係を切り替える位相切替回路とを具備してなるサン
プルホールド回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4076941A JP2957799B2 (ja) | 1992-03-31 | 1992-03-31 | 表示装置の表示駆動用サンプルホールド回路 |
| US08/036,273 US5369417A (en) | 1992-03-31 | 1993-03-24 | Sample and hold circuit being arranged for easily changing phases of shift clocks |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4076941A JP2957799B2 (ja) | 1992-03-31 | 1992-03-31 | 表示装置の表示駆動用サンプルホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05281927A true JPH05281927A (ja) | 1993-10-29 |
| JP2957799B2 JP2957799B2 (ja) | 1999-10-06 |
Family
ID=13619775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4076941A Expired - Lifetime JP2957799B2 (ja) | 1992-03-31 | 1992-03-31 | 表示装置の表示駆動用サンプルホールド回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5369417A (ja) |
| JP (1) | JP2957799B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447541B1 (ko) * | 2001-04-10 | 2004-09-08 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 영상표시장치 |
| KR100455883B1 (ko) * | 1996-11-08 | 2005-01-17 | 소니 가부시끼 가이샤 | 액티브매트릭스 표시장치 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3133216B2 (ja) * | 1993-07-30 | 2001-02-05 | キヤノン株式会社 | 液晶表示装置及びその駆動方法 |
| JPH08106272A (ja) * | 1994-10-03 | 1996-04-23 | Semiconductor Energy Lab Co Ltd | 表示装置駆動回路 |
| DE69531441T2 (de) * | 1994-12-20 | 2004-06-24 | Seiko Epson Corp. | Bildanzeigegerät |
| KR0161918B1 (ko) * | 1995-07-04 | 1999-03-20 | 구자홍 | 액정표시장치의 데이타 드라이버 |
| JP3597287B2 (ja) * | 1995-11-29 | 2004-12-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動方法 |
| KR100436613B1 (ko) * | 1995-11-30 | 2004-09-10 | 마이크론 테크놀로지 인코포레이티드 | 고속데이터샘플링시스템 |
| JP2792490B2 (ja) * | 1995-12-20 | 1998-09-03 | 日本電気株式会社 | 液晶表示装置用駆動回路のサンプルホールド回路 |
| US6144354A (en) * | 1996-06-20 | 2000-11-07 | Seiko Epson Corporation | Image display apparatus |
| JPH117268A (ja) * | 1997-06-18 | 1999-01-12 | Sony Corp | サンプルホールド回路 |
| SE513507C2 (sv) | 1998-09-11 | 2000-09-25 | Switchcore Ab | Anordning och metod för att synkronisera data till en lokal klocka |
| JP2002203397A (ja) * | 2000-10-24 | 2002-07-19 | Alps Electric Co Ltd | シフトレジスタ回路、表示装置およびイメージセンサ |
| US6927753B2 (en) * | 2000-11-07 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100611508B1 (ko) * | 2005-01-31 | 2006-08-11 | 삼성전자주식회사 | 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로 |
| TWI406234B (zh) * | 2008-05-07 | 2013-08-21 | Au Optronics Corp | 基於具資料寫入同步控制機制之雙源極驅動電路的液晶顯示裝置及相關驅動方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2160880C3 (de) * | 1971-12-08 | 1974-06-27 | Ernst Leitz Gmbh, 6330 Wetzlar | Verfahren zur Umwandlung digitaler Meßwerte bei Weg- und Winkelmessungen in Signale mit sich relativ zueinander verschiebendem Phasenwinkel |
| US4213094A (en) * | 1978-07-13 | 1980-07-15 | Raytheon Company | Poly-phase modulation systems |
| CA1203927A (en) * | 1981-10-29 | 1986-04-29 | Minoru Sasaki | Drive circuit for display panel having display elements disposed in matrix form |
| US4758890A (en) * | 1987-04-13 | 1988-07-19 | The Grass Valley Group, Inc. | Quantizing television horizontal phase to subcarrier zero crossings |
-
1992
- 1992-03-31 JP JP4076941A patent/JP2957799B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-24 US US08/036,273 patent/US5369417A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455883B1 (ko) * | 1996-11-08 | 2005-01-17 | 소니 가부시끼 가이샤 | 액티브매트릭스 표시장치 |
| KR100447541B1 (ko) * | 2001-04-10 | 2004-09-08 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 영상표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2957799B2 (ja) | 1999-10-06 |
| US5369417A (en) | 1994-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010135B1 (ko) | 디스플레이 장치용 열 전극 구동회로 | |
| JPH05281927A (ja) | サンプルホールド回路 | |
| KR0176986B1 (ko) | 데이타 구동기 | |
| JP2585463B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2862592B2 (ja) | ディスプレイ装置 | |
| KR19990022199A (ko) | 표시 장치의 구동 방법, 표시 장치, 및 이 표시 장치를 사용하는전자기기 | |
| JPH1063232A (ja) | 液晶表示装置の駆動回路 | |
| KR0142131B1 (ko) | Tft디스플레이장치 | |
| JPS60257683A (ja) | 液晶表示装置の駆動回路 | |
| JPH05241536A (ja) | 水平走査回路 | |
| KR970067084A (ko) | 신호선 구동회로 | |
| JP2760670B2 (ja) | 表示素子の駆動用集積回路 | |
| JP3551600B2 (ja) | 水平走査回路及び液晶表示装置 | |
| JPH03180890A (ja) | マトリクス型表示装置のデータドライバ | |
| JP2002162928A (ja) | 走査回路 | |
| JPH0422922A (ja) | シフトレジスタとそれを用いた固体撮像装置又は液晶表示装置 | |
| JPH02170784A (ja) | 液晶パネルを駆動するためのラインメモリ回路 | |
| JP2602702B2 (ja) | マトリクス表示装置のデータドライバ | |
| JP3675071B2 (ja) | 液晶駆動装置 | |
| JP3266245B2 (ja) | 画像表示装置の駆動回路 | |
| JPH05210361A (ja) | 液晶表示装置の駆動回路 | |
| KR100227981B1 (ko) | 화상처리회로 | |
| JPH0830242A (ja) | 液晶駆動装置 | |
| KR930001399B1 (ko) | 액정 패널 구동용 세그멘트 구동회로 | |
| JPH0219456B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 13 |