KR950010135B1 - 디스플레이 장치용 열 전극 구동회로 - Google Patents

디스플레이 장치용 열 전극 구동회로 Download PDF

Info

Publication number
KR950010135B1
KR950010135B1 KR1019910009893A KR910009893A KR950010135B1 KR 950010135 B1 KR950010135 B1 KR 950010135B1 KR 1019910009893 A KR1019910009893 A KR 1019910009893A KR 910009893 A KR910009893 A KR 910009893A KR 950010135 B1 KR950010135 B1 KR 950010135B1
Authority
KR
South Korea
Prior art keywords
sample
signal
holding means
sampling
sample holding
Prior art date
Application number
KR1019910009893A
Other languages
English (en)
Other versions
KR920001420A (ko
Inventor
다까후미 가와구찌
시로 다께다
히로시 다께
준지 가와니시
Original Assignee
샤프 가부시끼가이샤
쓰지 하루오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15623984&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR950010135(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 샤프 가부시끼가이샤, 쓰지 하루오 filed Critical 샤프 가부시끼가이샤
Publication of KR920001420A publication Critical patent/KR920001420A/ko
Application granted granted Critical
Publication of KR950010135B1 publication Critical patent/KR950010135B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
    • H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

내용 없음.

Description

디스플레이 장치용 열 전극 구동회로
제1도는 본 발명의 제1실시예를 도시한 회로도.
제2도는 제1도의 실시예의 작동을 도시한 타이밍챠트.
제3도는 본 발명의 제2실시예를 도시한 회로도.
제4도는 제3의 실시예에서의 입력신호를 도시한 타이망챠트.
제5도 내지 제7도는 본 발명의 제3 내지 제5실시예의 주요부분을 각각 설명하는 도면.
제8도는 본 발명의 제6실시예를 도시한 회로도.
제9도는 제8도의 실시예의 작동을 도시한 타이밍챠트.
제10도는 제8도의 실시예의 가능한 다른 작동을 도시한 타이밍챠트.
제11도는 종래의 LCD장치를 개략적으로 도시한 도면.
제12도는 제11도의 LCD장치에 사용된 열 전극 구동회로를 도시한 회로도.
제13도는 제12도의 회로의 작동을 도시한 타이밍챠트.
제14도는 덴타배열을 가진 종래의 LCD장치를 개략적으로 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
110 : 액정판넬 113 : 화소(fixel) 전극
115 : 행전극 구동회로 116 : 열전극 구동회로
117 : 제어회로 111 : 행전극
112 : 열전극 114 : 트랜지스터
122A,122B : 샘플 홀드(Sample-hold)회로
123A,123B : 출력버퍼회로
본 발명은 디스플레이 장치용 열전극 구동회로에 관한 것으로, 특히 액정 디스플레이(LCD)장치와 같은 매트릭스 타입 디스플레이 장치용 열전극 구동회로에 관한 것이다.
제11도에 도시한 LCD장치는 매트릭스 타입 디스플레이장치의 전형적인 예이다.
제11도의 LCD장치는 화소(fixedl)의 전극(113)이 매트릭스로 배열된 액정판넬(110), 행(row)전극구동회로(115), 열(column)전극구동회로(116) 및 제어회로(117)로 구성되어 있다.
액정판넬(110)은 두개의 대향하는(opposing)기판으로 구성되어 있으며, 그중 하나의 기판은 행전극(111)다수와 그 행전극(11)과 교차하는 열전극(112) 다수를 갖는다.
상기 행전극(11)과 열전극(112)의 접속점 각각에는 해당하는 열전극(112)를 통하여 화소전극(113)의 하나에 비디오 신호를 제공하기 위한 트랜지스터가 장치되어 있다.
즉, 하나의 열을 구성하는 화소전극(113) 다수는 한개의 열전극(112)에 연결되어 있다.
행전극 구동회로(115)는 순차적으로 행전극(111)에 주사펄스(scanning pulse)를 공급하고, 열전극 구동회로(116)은 화소전극(113)에 제공되는 전압신호인 비디오 신호를 열전극(112)에 공급한다.
행전극 구동회로(115)가 소정의 행전극(111)에 주사펄스를 공급할 경우, 트랜지스터의 게이트가 그 행전극(111)에 연결된 트랜지스터(114)는 ON이 되고, 상기 열전극(112)상의 비디오신호는 ON상태인 상기 트랜지스터(114)에 연결된 화소전극(113)으로 전송된다.
상기 행전극 구동회로(115)와 열전극 구동회로(116)의 작동은 제어회로(117)에 의하여 제어된다.
화소마다 트랜지스터(114)가 장치된 제11도에 도시된 바와 같은 매트릭스 타입 LCD장치는 다수의 행전극(111)의 복식 구동이 실행될 경우까지도 상기 트랜지스터(114)의 스위칭기능에 의하여 높은 콘트라스트(contrast)로 영상을 디스플레이할 수 있으며, 이 결과 휴대용 전자장치와 많은 다른 전자장치에서 디스플레이장치로서 폭넓게 사용된다.
제12도는 열전극 구동회로(116)의 구성을 나타낸 것이다.
상기 열전극 구동회로(116)은 2개행(row)의 화소전극(113)(즉, 2개행의 화소)에 대한 영상신호를 동시에 처리하며, 쉬프트레지스터(112), 2개의 샘플 홀드(Sample-hold)회로 (112A, 112B)와 2개의 출력버퍼회로(113A, 113B)로 구성되어 있다.
상기 쉬프트레지스트(112)에서, 외부장치로부터 입력된 샘플링(sampling) 신호(S)는 클럭신호(ø)에 따라 쉬프트되며, 그 결과 샘플링신호 q1, q2, …qn을 순차적으로 출력한다.
샘플홀드회로(112A)는 샘플링신호 q1내지 qn을 기준으로 비디오 신호 VA의 전압 성분에 대해 샘플링하고 그 값을 유지하며, 또한 전압신호 QA1내지 QAn을 출력한다.
또 다른 샘플홀드회로(112B)는 샘플링신호 q1내지 qn을 기준으로 비디오 신호 VB의 전압 성분에 대해 샘플링하고 그 값을 유지하며, 또한 전압신호 QB1내지 QBn을 출력한다.
전압신호 QA1내지 QAn과 QB1내지 QBn의 크기는 회로(112A)과 (112B)에 유지된 각각의 전압크기와 실제적으로 동일하다.
출럭버퍼회로(123A)는 출력펄스 T에 따라 전압신호 QA1내지 QAn을 입력으로 받아들이고, 선택신호(y)의 크기가 양(positive)인 동시에 열전극(112)에 병렬로 상기 전압신호들을 출력한다.
이와 대조적으로, 출력버퍼회로(123B)는 출력펄스 T에 따라 전압신호 QB1내지 QBn을 입력으로 받아들이고, 선택신호(u)의 크기가 음(negative)인 동안에 열전극(112)에 병렬로 상기 전압신호들을 출력한다.
열전극 구동회로(116)의 작동은 제13도를 참조하여 설명하겠다. 비디오신호 VA와 VB는 둘다 입력된다.
i번째 샘플링 기간중에 샘플링신호 q1, …, qj, …qn이 쉬프트레지스트(112)로부터 출력될때, 비디오신호 VA의 전압성분 VAi,1,…,VAi,j,…,VAi,n에 대해 샘플홀드회로(122A)는 샘플링하고 그 값을 유지한다.
동일한 샘플링 기간내에 비디오신호 VB의 전압성분 VBi,1, …, VBi,j, …, VBi,n에 대해 샘플홀드회로(122B)는 샘플링하고 그 값을 유지한다.
그 샘플홀드(122A)는 상기 유지된 전압 VAi,j(j=1 내지 n)을 기준하여 전압신호 QAj(j=1 내지 n)을 출력하고, (i+1)번째 표본추출기간의 전반부내에서 선택신호 u가 양(positive)인 기간동안 이 전압신호들은 전압신호 Q1와 같이 출력버퍼회로(123A)로부터 출력된다.
샘플홀드회로(122B)는 상기 유지된 전압 VBi,j(j=1 내지 n)을 기준으로 전압신호 QBj(j=1 내지 n)을 출력하고, (i+1)번째 샘플링기간의 후반부내에서 선택신호 u가 음(negative)인 기간동안 이들 전압신호들은 전압신호 Q1와 같이 출력버퍼회로(123B)로부터 출력된다.
열전극 구동회로(116)에서 화소전극(113)의 두개의 행을 위한 비디오 신호들이 동시에 샘플링된다.
그러므로 비디오신호 VA와 같이 열전극 구동회로(116)에 홀수필드에 속하는 비디오신호를 공급하고, 비디오신호 VB와 같이 열전극 구동회로(116)에 짝수필드에 속하는 비디오신호를 공급함으로써, 비 인터레이스(interlace) 주사를 위한 비디오신호를 수신하고 속도가 2배이며 비 인터레이스된 디스플레이를 실행하기 위하여 필드메모리를 사용하는 디스플레이 시스템이, 비디오신호의 주파수를 증가시키지 않고, 쉽게 실현될 수 있다.
제14도는 액정판넬(140)을 갖는 또다른 LCD장치를 나타낸 것으로 여기에 화소전극(113)은 소위 델타배열로 형성된다.
특히 한 행(row)내의 화소전극의 위치는 인접한 행내의 화소전극의 위치로부터 행방향을 따라 1/2화소만큼 이동된다.
텔레비젼신호를 기준한 영상을 디스플레이할때, 화소전극의 수가 동일하다면 델타배열을 가진 화소전극을 갖는 제14도의 LCD장치는 화소전극의 통상적 배열을 가진 제12도의 LCD장치보다 디스플레이 질에 있어서 우수하다.
그러나, 상술한 열전극 구동회로(116)에서는 2개의 샘플홀드회로(112A, 112B)가 (112A) 및 (112B)가 동일한 샘플링 시간으로 비디오신호를 샘플링하고, 이로써 비디오신호의 샘플링시간이 상기 샘플링된 비디오 신호에 상응하는 화소전극의 위치와 따르지 않는 조건이 화소전극(113)이 한 행 걸러 발생한다.
이는 디스플레이 질을 저하시키는 원인이 된다.
이런 이유때문에 열전극 구동회로(116)는 판넬(140)과 같은 델타 배열 디스플레이장치를 구동하는데는 적합하지 않다.
델타 배열 디스플레이 유니트를 구동할 목적이며 속도가 2배인 전환수단을 갖는 장치는 1991년 2월 22일에 출원된 계류중인 미국특허 출원번호 제07/659,211에 개시되어 있다.
본 발명의 개요를 설명하면 다음과 같다.
상술한 종래 기술의 수많은 문제점을 극복한 본 발명의 열전극 구동회로는, 비디오신호를 수신하고 상기 비디오신호를 샘플링하여 그 샘플링된 비디오신호를 유지하기 위한 목적이며, 샘플링 기간이 대체로 서로 같고 샘플링시간이 서로 다른 상기 다수의 샘플홀드장치와 ; 상기 샘플홀드장치의 하나를 선택하고, 상기 선택된 샘플홀드장치에 의해 유지된 샘플링된 비디오 신호를 기준으로 상기 열전극을 구동하기 위한 출력장치로 구성되어 있다.
바람직한 실시예에서, 샘플홀드장치는 수는 2이다.
바람직한 실시예에서, 상기한 2개의 샘플홀드장치의 샘플링시간은 상기 샘플링 기간의 절반만큼 서로 다르다.
바람직한 실시예에서, 상기 구동회로는 또한 순차적으로 샘플링신호를 생성하기 위한 샘플신호 생성장치를 포함하는데 그 샘플신호의 수는 상기 열전극수의 2배이다.
바람직한 실시예에서, 상기한 2개의 샘플홀드장치 중에서 상기 샘플신호의 홀수신호를 수신하고 다른 하나는 그 샘플신호중의 짝수신호를 수신하며 상기 2가지 샘플홀드장치는 각각 상기 수신된 샘플신호에 따라 샘플링을 실행한다.
바람직하기는 상기 구동회로가 또한 연속적으로 샘플신호를 생성하기 위한 제1 및 제2 샘플신호 생성장치를 포함하는 것인데, 그 샘플신호의 수는 상기 열전극의 수와 같다.
바람직하게는 상기한 2개의 샘플홀드장치 중에서 하나는 상기 제1 샘플신호 생성장치로부터 샘플신호를 수신하고, 상기 두가지 표본추출 유지장치중 다른 하나는 상기 제2의 샘플신호 생성장치로부터 샘플신호를 수신한다.
바람직하게는 상기 구동회로는 또 상기 샘플신호 생성장치의 출력에 결합되고, 상기 샘플신호 중 상기 짝수와 홀드 신호중 어느 하나를 선택적으로 출력하기 위한 선택장치를 포함한다.
그래서, 여기에서 설명된 본 발명은 다음 목적들을 가능케 한다.
(1) 탁월한 디스플레이 질을 갖는 디스플레이 장치를 구동할 수 있는 열전극 구동회로를 제공하는 것;
(2) 탁월한 디스플레이 질을 갖으며 델타 배열 디스플레이 장치를 구비한 디스플레이 장치를 구동할 수 있는 열전극 구동회로를 제공하는 것 ;
(3) 2배 속도 전환이 필요없이 디스플레이 장치내의 두개형의 화소를 동시에 구동할 수 있는 열전극 구동회로를 제공하는 것과;
(4) 외부 필드 메모리가 필요없이 디스플레이 장치내의 두개행의 화소를 동시에 구동할 수 있는 열전극 구동회로를 제공하는 것.
이하 본 발명을 상세히 설명하면 다음과 같다.
제1도에 본 발명에 의한 열전극 구동회로를 나타낸 것이다.
제1도에 나타난 열전극 구동회로(10)은 델타 배열을 가진 액정판넬(140)(제14도)을 구동하며 ; 쉬프트레지스터(11), 두개의 샘플홀드회로(12A,12B)와 두개의 출력버퍼회로(13A,13B)로 구성되어 있다.
쉬프트레지스터(11)의 스테이지(2n 스테이지)수는 제12도에서 나타낸 쉬프트레지스터(121)의 스테이지(n 스테이지)의 2배, 즉 액정판넬(140)의 열전극(112)의 수에 2배이다.
쉬프트레지스터(11)은 그 쉬프트레지스터(121)에 대한 클럭 ø보다 2배의 주파수를 갖는 클럭신호 øD에 따라 샘플링(sampling)신호(S)를 쉬프트시키며, 순차적으로 샘플링신호 q1,q2,…,q2n을 출력한다.
샘플홀드회로(12A,12B)는 샘플홀드회로(122A,122B)와 동일한 구성을 갖지만, 샘플홀드회로(12A)는 쉬프트레지스터(11)로부터 출력되는 홀수샘플링신호 q1,q3,…,q2n-1에 따라 비디오신호 VA의 전압성분에 대해 표본을 추출하고 유지하는 한편, 샘플홀드회로(12B)는 쉬프트레지스터(11)로부터 출력되는 짝수샘플링신호 q2,q4,…,q2n에 따라 비디오신호 VA에 상응하는 행에 인접한 행에 대한 비디오신호 VB의 전압성분에 대해 샘플링하고 그 값을 유지한다.
출력버퍼회로(13A)는 출력펄스에 따라 샘플홀드회로(12A)에 의하여 유지된 전압과 실제적으로 동일한 전압신호(QA1내지 QAn)을 동시에 입력으로 받고, 선택신호(u)의 크기가 양(positive)인 기간동안 열전극(112)에 병렬로 상기 전압신호를 출력한다.
이와는 다르게, 출럭버퍼(13B)는 출력펄스 T에 따라 샘플홀드회로(12B)에 의하여 유지된 전압과 실제적으로 동일한 전압신호 QB1, 내지 QBn을 동시에 입력으로 받고, 선택신호(u)의 크기가 음(negative)인 기간동안 열전극(112)에 병렬로 상기 전압신호를 출력한다.
이하, 열전극 구동회로의 작동을 제2도를 참조하여 더 상세하게 설명하겠다.
비디오신호 VA및 VB는 둘다 시리얼(serial)하게 입력된다.
샘플홀드회로(12A)는 홀수샘플링신호 q1,q2i-1,…,q2n-1이 쉬프트레지스터(11)로부터 출력될때 비디오 신호 VA의 전압성분 VAi,1,…,VAi,2j-1,…,VAi,2n-1(화소전극(113)의 i번째 행에 해당하는)을 샘플링한다.
샘플홀드회로(12B)는 짝수샘플링신호가 쉬프트레지스터(11)로부터 출력되는 시점에 비디오신호 VB의 전압성분 VBi+1,2,…,VBi-1,2j,…,VBi+1,2n(화소전극(113)의 (i+1)번째 행에 해당하는 샘플링한다.
샘플홀드회로(12A)는 상기 유지된 전압 VAi,2j-1(j=1 내지 n)에 근거하여 전압신호 QAj(j=1 내지 n)을 생성한다.
전압신호 QAj는 다음 샘플링기간의 전반부내에 있는 선택신호(U(i+2)번째와 (i+3)행에 대한)가 양(postive)인 기간동안 전압신호 Qj와 같이 출력버퍼회로(13A)로부터 출력된다.
샘플홀드회로(12B)는 상기 유지된 전압 VBi+1,2j-1(j=1 내지 n)에 근거한 전압신호 QBj(j=1 내지 n)을 생성하고, 전압신호 QBj는 다음 샘플링기간의 후반부내에 있는 선택신호 U가 음(negative)인 기간동안 전압신호 Qj와 같이 출력버퍼회로(13B)로부터 출력된다.
샘플홀드회로(12A)와 샘플홀드회로(12B)의 샘플링기간은 둘다 클록신호 øD기간의 절반이다.
그러나 샘플홀드회로(12B)의 샘플링시간은 상기 샘플링기간의 절반만큼 샘플홀드회로(12A)의 샘플링시간에서 지연된다.
그래서 본 실시예에 의하면 비디오신호의 샘플링은 젤타배열에 따라 실행되며, 그래서 델타배열을 가진 액정판넬(140)은 탁월한 영상질로 구동될 수 있다.
더구나 화소전극(113)의 두개행에 대한 비디오신호는 하나의 샘플링기간내에 동시에 샘플링되며, 그렇게 해서 샘플링된 비디오신호는 그 다음 샘플링기간내에서 시간불할방법으로 열전극(112)을 구동하는데 사용된다.
그러므로 2배 속도전환 디스플레이의 경우와 동등한 디스플레이 질을 비디오 신호용의 외부 2배속도 전환기를 사용하지 않고도 달성할 수 있다.
제3도는 본 발명의 2번째 실시예의 중요요소를 나타낸 것이다.
제1도에 나타낸 쉬프트레지스터(11) 대신에 본 예는 두개의 쉬프트레지스터(31A,31B)를 장치했다.
상기 쉬프트레지스터(31A,31B) 각각의 스테이지의 수(n)는 액정판넬(140)의 열전극(112)의 수(n)와 동일하다.
그 쉬프트레지스터(31A)는 제1클록신호 øA와 제1샘플링신호 SA를 수신하며 쉬프트레지스터(31B)는 제2클록신호 øB와 제2샘플링신호 SB를 수신한다.
상기 제1 및 제2 클록신호 øA및 øB는 동일한 주파수를 가지지만, 클록신호 øB의 위상은 제4도에서 나타낸 바와 같이 클록주기의 1/2만큼클록신호 øA의 위상에서부터 쉬프트된다.
제2샘플링신호 SB는 제1샘플링신호 SA로부터 한 펄스폭만큼 지연된다. 쉬프트레지스터(31A)는 클록신호 øA에 따른 샘플링신호 SA를 쉬프트시키고, 순차적으로 샘플홀드회로(12A)에 샘플링신호 qA1내지 qAn을 출력한다.
쉬프트레지스터(31B)는 클록신호 øA와 동일한 주기를 갖는 클릭신호 øB에 따른 샘플링신호 SB를 쉬프트시키며, 순차적으로 샘플홀드회로(12B)에 샘플링신호 qB1내지 qBn을 출력한다.
상술한 바와 같이, 클록신호 øB의 위상(페이스)는 클록주기의 절반만큼 클록신호 øA의 위상과 다르고, 그래서 샘플홀드회로(12B)의 샘플링시간은 샘플링주기(클록주기와 동일한)의 반까지 샘플홀드회로(12A)의 샘플링시간과 다르다.
그러므로, 본 실시예는 제1도의 열전극 구동회로(10)와 동일한 결과를 얻을 수 있다.
제5도는 본 발명의 세번째 실시예의 중요구성성분을 나타낸 것이다.
이 실시예에서, 기능스위칭회로(function switching circuit) 541내지 54N는 쉬프트레지스터(11)의 출력점에 장치되어 있으므로, 열전극 구동회로(116)(제12도)의 것과 동일한 작동을 달성할 수 있다.
기능스위치회로 541내지 54n은 쉬프트레지스트(11)로부터 출력되는 샘플링신호 q2j-1과 q2j(j=1 내지 n)의 조합에 대하여 각각 장치되어 있다.
그 기능스위치회로 541내지 54n의 각각 두개의 샘플링신호 q2j-1과 q2j및 기능스위칭신호 D를 수신하며 두개의 AND게이트(541과 542), 한의 OR게이트(543) 및 인버터(544)로 구성되어 있다.
기능스위치회로 541내지 54n은 각각 샘플홀드(12B)(제1도)에 재공되는 샘플링신호 q'2내지 q'2n을 생성한다.
예컨대, 샘플링신호 q1과 q2에 상응하는 제1기능스위칭회로(541)에 대하여 생성되는 샘플링신호 q'2는 기능스위칭신호 D가 HIGH일때는 샘플링신호 Q1과 동일하고 기능스위칭신호 D가 Low일때는 샘플링신호 q2와 동일하다.
즉, 가능스위칭신호 D가 HIGH일때 본 실시예는 열전극 구동회로(116)(제12도)와 동일방법으로 기능하며, 기능스위칭신호 D가 Low일 경우, 본 실시예는 제1도의 열전극 구동회로(10)와 동일방법으로 기능한다.
제6도는 본 발명의 네번째 실시예의 중요부분을 나타낸 것이다.
이 실시예에서, 샘플링회로(12A와 12B)는 동일한 입력비디오신호 V를 샘플링한다.
본 실시예에 따르면, 두개의 샘플홀드회로(12A와 12B)의 샘플링기간은 샘플링주기의 1/2만큼 다르다.
그래서 비디오신호 V에 대한 샘플링점의 수는 열전극 구동회로(116)(제12도)에 있는 것과 비교하여 두배이다.
샘플링된 비디오신호를 기준으로 하소의 두개의 행에 대한 기록이 이방법에 의하여 2배로 실행되며, 결과적으로 해상도가 개선되어, 경사진선들은 선형적으로 디스플레이된다.
상기한 바와 같이, 본 실시예에 의하면, 동일한 비디오신호 V를 샘플링하는 것이 잇점이 있는 반면, 두개의 샘플홀드회로(122A와 122B)가 열전극 구동회로(116)(제12도)에서 동일한 비디오신호를 샘플링하는 것은 잇점이 없다.
제7도는 본 발명의 다섯번째 실시예의 중요부분을 나타낸 것이다.
그 다섯번째 실시예는 샘플홀드회로(12A 및 12B)로부터의 신호에 대한 홀딩섹션(holding section)(731A와 731B) 선택섹션(selection section)(732A와 732B) 및 공동버퍼섹션(common buffer Section)(733)로 구성된 출력버퍼회로(73)로 장치되어 있다.
출력펄스(T)에 의하여, 홀딩섹션(731A)는 샘플홀드회로(12A)로부터 전송된 전압신호 QA1내지 QAn를 유지하고, 홀딩섹션(731B)는 샘플홀드회로(12B)에서 전송된 전압신호 QB1내지 QBn을 유지한다.
선택섹션(732A)은 선택신호 U가 양(positive)일때 홀딩섹션(731A)에 의하여 유지된 신호를 버퍼섹션(733)에 전송한다.
선택섹션(732B)은 선택신호 U가 음(negative)일때 홀딩섹션(731B)에 의하여 유지된 신호를 버퍼섹션(733)에 전송한다.
본 발명의 여섯번째 실시예는 제8도에 나타나 있다.
이 예는 두개의 쉬프트레지스터(81A 및 81B)를 갖는데 그것의 각각은 연속적으로 연결된 D-타입 플립-플롭(811)으로 구성된다.
샘플링신호 S는 쉬프트레지스터(81A 및 81B)의 제1D-타입플립플롭(811)의 D입력에 공급된다.
50%의 출력계수(dtyratio)을 가진 클록신호 ø는 쉬프트레지스터(81A)의 D-타입 플립-플롭의 CK입력에 공급된다.
클록신호 ø와 기능선택신호 D가 입력되는 XOR게이트의 출력은 다른 쉬프트레지스터(81B)의 D-타입 플립-플롭의 CK입력에 공급된다.
기능선택신호 D가 Low일 경우, 동일한 클록신호는 쉬프트레지스터(81A와 81B) 양쪽에 공급되므로, 본 실시에는 열전극 구동회로(116)(제12도)와 동일방법으로 기능한다.
기능선택신호 D가 HIGH일 경우, XOR게이트(87)의 출력은 클록신호 ø를 인버팅(inverting)시키므로, 쉬프트레지스터(81B)로부터의 샘플링신호 qB1,…의 출력시점은 쉬프트레지스터(81A)의 샘플링신호 qA1,…의 출력시점으로부터, 샘플링주기와 동일한 클록주기(ts)의 1/2만큼(즉 ts/2) 쉬프트된다.
그래서 본 실시는 첫번째 실시예와 동일 방법으로 작동되게 된다.
제10도에 나타나 있는 신호 qA1및 qB1와 같이 쉬프트레지스터(81A와 81B)로부터의 샘플링신호는 샘플링주기 ts보다 긴 펄스폭을 가질 수 있으므로, 샘플홀드회로(82A와 82B)의 샘플링시간은 아래에서 설명된다.
샘플링주기의 반만큼(즉 ts/2) 쉬프트될 수도 있다. 샘플홀드회로(82A)는 아날로그 스위치(821)와 샘플링 커패시터(822)를 포함한다.
상기 아날로그 스위치(821)는 상응하는 쉬프트레지스터(81A)로부터 샘플링신호에 따라 폐쇄된다.
이 결과로 샘플링 커패시터(822)에 입력비디오신호 VA를 공급하게 된다. 샘플링 커패시터(822)를 충전하는데 필요한 시간이 샘플링주기(ts) 보다 충분히 짧다면, 그때는 샘플링신호 qA1,…각각의 폴에지(fall edge)에서의 비디오신호의 전압은 그에 사응하는 샘플링 커패시터(822)에 유지된다.
샘플홀드회로(82B)는 샘플홀드회로(82A)와 동일구성을 갖는다.
그러나 그것은 쉬프트레지스터(813)으로부터의 출력되는 샘플링신호 qB1,…에 따른 비디오신호 VB를 샘플링하여 그 값을 유지한다.
비디오신호(VA와 VB)의 샘플링점(sampling point)은 제9도에 나타나 있다. 샘플홀드회로(82A와 82B)의 출력은 홀딩회로(83A와 83B)에 각각 입력된다.
상기 홀딩회로(83A)는 아날로그 스위치(831)와 홀딩커패시터(832)를 포함하고 있다.
상기 아날로그 스위치(831)은 출력펄스에 따라 폐쇄되므로 샘플홀드회로(82A)의 샘플링커패시터(822)에 유지된 전압이 홀딩커패시터(832)에 동시에 이송된다.
상기 샘플링커패시터(822)로부터 상기 홀딩 커패시터(832)로의 이러한 전압이송은, 샘플홀드회로(82A)가 샘플링하는 것이 금지되는 기간(예, 텔레비젼 신호에서 수평공백기간)중에 실행된다.
상기 홀딩회로(83B)는 상기 홀딩회로(83A)와 똑같은 구성을 가지며, 샘플홀드회로(82B)에 의해 유지된 전압은 출력펄스 T에 의한 홀딩회로(83B)로 전송된다.
홀딩회로(83A와 83B)의 출력 QA1,…와 QB1,…는 출력선택회로(84)에 공급된다.
상기 출력선택회로(84)는 선택신호(U)에 따라 홀딩회로(83A와 83B)의 출력중 어느 하나를 선택하여 출력하는 아날로그스위치(841)를 갖는다.
상기 출력선택회로(84)로부터의 출력은 버퍼회로(85)를 거쳐 액정판넬(140)의 열전극(112)으로 전달된다.
상기에서, 델타배열을 가진 디스플레이 장치에 적용할 수 있는 실시예만이 설명되어 있으나, 본 발명은 이들 실시예에 제한되지 않는다.
본 발명은 샘플홀드회로의 샘플시점이 서로 다른 표본-유지회로의 다수를 갖는 열전극 구동회로를 일반적으로 가리키는 것이다.
본 발명에 의하면, 상기 열전극 구동회로는 델타배열 디스플레이 장치를 갖는 디스플레이장치를 탁월한 영상질을 얻으며 구동할 수 있다.
델타배열을 가진 디스플레이 장치를 구동하기에 특히 적절한 본 발명의 열전극 구동회로에서, 디스플레이 장치내의 두개의 행에 대한 비디오신호는 샘플링주기의 반만큼 서로다른 샘플링시간을 갖는 두개의 샘플홀드장치에 의하여 동시에 프로세스될 수 있다.
그러므로, 2배속도 전환디스플레이(double-speed conversion display)와 동일한 고질의 디스플레이는 외부의 2배속도 전환장치나 비디오신호의 선메모리(line memory) 또는 프레임메모리없이 실행될 수 있다.
더우기, 델타배열을 갖는 디스플레이장치와 특히 합치하는 본 발명의 열전극 구동회로내의 두개의 샘플홀드장치에 동이한 비디오신호가 공급될 경우, 샘플링은 델타배열에 합치하는 타이밍에 따르는 두개의 샘플홀드장치들에 의해서 실행된다.
이 방법으로 샘플링된 비디오신호는 샘플링주기의 반시간이내에 디스플레이장치를 순차적으로 구동하는데 이용될 수 있으므로, 비디오 신호용의 외부메모리나 2배 속도전환회로를 사용하지 않고서도 높은 영상질을 달성하는데 델타배열의 잇점이 사용될 수 있다.

Claims (13)

  1. 열전극에 의해 구동되는 델타배열로 형성된 화소전극을 구비한 디스플레이 장치의 열전극을 구동하기 위한 상기 열전극 구동회로에 있어서, 비디오 신호를 수신하고, 상기 비디오 신호를 샘플링하며, 상기 샘플된 비디오 신호를 유지하고, 각 상기 샘플홀드수단의 샘플링주기들의 실질적으로 서로 동일하며, 각 상기 샘플홀드수단의 샘플링 타이밍들이 서로 상이한 복수의 샘플홀드수단과 ; 상기 샘플홀드수단의 제1수단을 선택하고, 상기 회소 전극의 제1행을 구동하기 위한 상기 제1선택 샘플홀드수단에서 유지된 샘플된 비디오 신호에 의거해서 상기 열 전극을 수동하며, 상기 샘플홀드수단의 제2수단을 선택하고, 상기 화소 전극의 제2행을 구동하기 위한 상기 제2선택된 샘플홀드수단에서 유지되는 샘플된 비디오신호에 의거해서 상기 열전극을 구동하며, 선택신호에 의해 제어되는 출력수단과 ; 2개의 인접 화소 행 중 하나를 구동하는데 사용되는 상기 샘플홀드수단의 제1수단과 상기 2개의 인접 화소 행 중 다른하나를 구동하는데 사용되는 상기 샘플홀드수단의 제2수단과 ; 상기 제2 샘플홀드수단의 샘플링 주기에 중첩되는 상기 제1 샘플홀드수단의 샘플링 주기를 포함하는 열 전극구동회로.
  2. 제1항에 있어서, 상기 샘플홀드수단의 수가 둘인 열전극 구동회로.
  3. 제2항에 있어서, 상기 구동회로는 샘플링 신호생성수단을 더 포함하고, 상기 샘플신호 생성수단은 2개의 쉬프트레지스트를 구비하며, 상기 2개의 쉬프트레지스터의 타이밍은 익스크로시브 OR게이트를 통해 클럭신호의 1/2만큼 상이해지고, 상기 2개의 샘플홀드수단의 샘플링 타이밍은 1/2화소 피치에 해당하는 상기 샘플링 주기의 1/2만큼 상이한 열전극구동회로.
  4. 제2항에 있어서, 상기 구동회로는 상기 두개의 샘플홀드수단에 해당하는 샘플링 신호를 순차로 생성하기 위한 2개의 샘플신호 생성수단과, 상기 열 전극 수의 2배인 상기 샘플 신호수와, 상기 2개의 샘플홀드 수단 각각의 샘플링 타이밍을 제어하기 위해 상기 샘플홀드수단에 직접 입력되는 상기샘플 신호 생성수단에 의해 생성하는 상기 샘플신호를 더 포함하고, 상기 샘플 신호의 타이밍은 상기 2개의 샘플 신호 생성수단으로 입력되는 2개의 입력신호에 의거해서 각각 제어되고, 상기 2개의 클럭신호는 상기 샘플링 주기의 1/2에 해당하는 위상차이를 가지는 열전극 구동회로.
  5. 제4항에 있어서, 상기 두개의 샘플홀드수단의 하나는 상기 샘플 신호의 홀수신호를 수신함과 동시에 상기 두개의 샘플홀드수단의 다른 하나는 상기 샘플 신호의 짝수신호를 수신하며, 상기 두개의 샘플홀드수단은 상기 수신된 샘플 신호에 따라 샘플링을 실행하는 열전극 구동회로.
  6. 제2항에 있어서, 상기 구동회로는 순차로 샘플 신호를 생성하기 위한 제1 및 제2샘플 신호 생성수단을 더 포함하고, 상기 샘플 신호의 수는 상기 열전극 수와 동일하고, 상기 두개의 샘플홀드수단의 각각은 제1 및 제2신호 비디오중 하나를 수신하며, 각 비디오 신호를 샘플링하여, 각 비디오 신호를 홀딩하고, 각 상기 샘플홀드수단의 샘플링 타이밍은 상기 샘플링 주기의 1/2만큼 상이한 열전극 구동회로.
  7. 제6항에 있어서, 상기 두개의 샘플홀드수단의 하나가 상기 제1샘플신호생성수단에서 샘플신호를 수신함과 동시에 상기 두개의 샘플홀드수단의 다른하나는 상기 제2샘플신호생성수단에서 샘플신호를 수신하는 열전극 구동회로.
  8. 제4항에 있어서, 상기 구동회로는 상기 샘플신호 생성수단의 출력에 결속되는 선택수단을 더 포함하고, 상기 샘플 신호의 상기 홀수 및 짝수신호의 어느쪽에 선택적으로 출력되는 열전극 구동회로.
  9. 제1항에 있어서, 샘플신호생성수단은 각 샘플홀드수단으로 샘플 신호를 출력하기위한 샘플 신호 생성수단을 더 구비하고, 상기 샘플링 신호 생성수단을 복수스테이지를 구비한 단일 쉬프트레지스터를 포함하고, 상기 스테이지수는 적어도 열 전극수의 2배인 열 전극 구동회로.
  10. 제1항에 있어서, 상기 출력수단은 상기 각 샘플홀드수단에서 상기 샘플 비디오 신호를 수신하고, 상기 각 샘플홀드수단에서 상기 샘플된 비디오 신호를 상기 열전극으로 접속하기 위한 출력버퍼수단을 포함하는 열전극 구동회로.
  11. 열전극에 의해 구동되는 델타배열로 형성된 화소전극을 구비한 디스플레이 장치의 열전극을 구동하기 위한 상기 열전극 구동회로에 있어서, 한쌍의 비디오 신호중 하나를 각각 수신하고, 상기 각 비디오 신호를 샘플링하며, 상기 각 샘플된 비디오 신호를 홀딩하는 한쌍의 샘플홀드수단을 구비하고, 각 상기 샘플홀드수단의 샘플링 주기는 거의 같고, 각 상기 샘플홀드수단의 샘플링타이밍은 샘플링 주기의 1/2만큼 상이하며, 각 상기 샘플홀드수단중 하나의 샘플링 주기는 다른 샘플홀드수단의 샘플링 주기와 중첩되고, 상기 샘플홀드수단의 제1수단을 선택하고, 상기 화소전극의 제1행을 구동하도록 선택신호의 제1전압레벨에 의해 상기 제1선택샘플홀드수단에 유지된 샘플된 비디오 신호에 의해 상기 열전극을 구동하는 출력수단과, 상기 출력수단은 상기 선택수단의 또다른 전압레벨에 의해 상기 샘플홀드수단의 제2수단을 선택하고, 상기 화소전극의 제2행을 구동하도록 상기 제2선택된 샘플홀드수단에 유지된 샘플링 비디오 신호에 의거해서 상기열전극을 구동하는 수단을 더 구비하고, 상기 선택수단은 인버터를 포함하는 열 전극 구동회로.
  12. 제11항에 있어서, 상기 출력수단은 각 상기 샘플홀드수단에서 상기 샘플링 비디오 신호를 수신하고, 상기 각 샘플홀드수단의 각각에서 상기 샘플된 비디오 신호를 접속하며, 상기 열전극으로 상기 선택신호의 레벨에 따라 상기 제1 및 제2선택된 샘플홀드수단에 유지된 각 샘플된 비디오 신호를 전송하는 열 전극 구동회로.
  13. 제1항에 있어서, 상기출력수단은 스위칭수단을 포함하고, 그 수는 상기 복수의 샘플홀드수단의 수와 같은 열 전극 구동회로.
KR1019910009893A 1990-06-14 1991-06-14 디스플레이 장치용 열 전극 구동회로 KR950010135B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2156263A JP2892444B2 (ja) 1990-06-14 1990-06-14 表示装置の列電極駆動回路
JP90-156263 1990-06-14
JP2-156263 1990-06-14

Publications (2)

Publication Number Publication Date
KR920001420A KR920001420A (ko) 1992-01-30
KR950010135B1 true KR950010135B1 (ko) 1995-09-07

Family

ID=15623984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009893A KR950010135B1 (ko) 1990-06-14 1991-06-14 디스플레이 장치용 열 전극 구동회로

Country Status (5)

Country Link
US (1) US5602561A (ko)
EP (1) EP0461928B1 (ko)
JP (1) JP2892444B2 (ko)
KR (1) KR950010135B1 (ko)
DE (1) DE69126171T2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9207527D0 (en) * 1992-04-07 1992-05-20 Philips Electronics Uk Ltd Multi-standard video matrix display apparatus and its method of operation
JPH05328268A (ja) * 1992-05-27 1993-12-10 Toshiba Corp 液晶表示装置
JP3133216B2 (ja) * 1993-07-30 2001-02-05 キヤノン株式会社 液晶表示装置及びその駆動方法
TW270198B (ko) 1994-06-21 1996-02-11 Hitachi Seisakusyo Kk
DE19540146B4 (de) * 1994-10-27 2012-06-21 Nec Corp. Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür
JP3520131B2 (ja) * 1995-05-15 2004-04-19 株式会社東芝 液晶表示装置
JP3148972B2 (ja) * 1995-06-01 2001-03-26 キヤノン株式会社 カラー表示装置の駆動回路
US5798747A (en) * 1995-11-17 1998-08-25 National Semiconductor Corporation Methods and apparatuses for high-speed video sample and hold amplification for analog flat panel display
JP2792490B2 (ja) * 1995-12-20 1998-09-03 日本電気株式会社 液晶表示装置用駆動回路のサンプルホールド回路
JP3330812B2 (ja) * 1996-03-22 2002-09-30 シャープ株式会社 マトリックス型表示装置およびその駆動方法
US5828357A (en) * 1996-03-27 1998-10-27 Sharp Kabushiki Kaisha Display panel driving method and display apparatus
US5781167A (en) * 1996-04-04 1998-07-14 Northrop Grumman Corporation Analog video input flat panel display interface
JP3516323B2 (ja) * 1996-05-23 2004-04-05 シャープ株式会社 シフトレジスタ回路および画像表示装置
JP2923906B2 (ja) * 1996-06-07 1999-07-26 日本電気株式会社 液晶表示装置の駆動回路
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置
TW373115B (en) * 1997-02-07 1999-11-01 Hitachi Ltd Liquid crystal display device
GB2323958A (en) 1997-04-04 1998-10-07 Sharp Kk Active matrix devices
JPH117268A (ja) * 1997-06-18 1999-01-12 Sony Corp サンプルホールド回路
KR100430100B1 (ko) * 1999-03-06 2004-05-03 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
TW538400B (en) * 1999-11-01 2003-06-21 Sharp Kk Shift register and image display device
JP3589926B2 (ja) * 2000-02-02 2004-11-17 シャープ株式会社 シフトレジスタ回路および画像表示装置
JP2003022058A (ja) * 2001-07-09 2003-01-24 Seiko Epson Corp 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器
KR100815897B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP4175058B2 (ja) * 2002-08-27 2008-11-05 セイコーエプソン株式会社 表示駆動回路及び表示装置
JP2004177433A (ja) * 2002-11-22 2004-06-24 Sharp Corp シフトレジスタブロック、それを備えたデータ信号線駆動回路及び表示装置
JP2004309822A (ja) * 2003-04-08 2004-11-04 Sony Corp 表示装置
US8866707B2 (en) * 2005-03-31 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device, and apparatus using the display device having a polygonal pixel electrode
JP5397219B2 (ja) * 2006-04-19 2014-01-22 イグニス・イノベーション・インコーポレイテッド アクティブマトリックス表示装置用の安定な駆動スキーム
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741078A (en) * 1980-08-22 1982-03-06 Seiko Epson Corp Synchronizing circuit of matrix television
JPS57201295A (en) * 1981-06-04 1982-12-09 Sony Corp Two-dimensional address device
JPS6249399A (ja) * 1985-08-29 1987-03-04 キヤノン株式会社 表示装置
DE3884442T2 (de) * 1987-04-15 1994-02-17 Sharp Kk Flüssigkristallanzeigegerät.
JPS63285593A (ja) * 1987-05-18 1988-11-22 シャープ株式会社 液晶表示装置
GB2205191A (en) * 1987-05-29 1988-11-30 Philips Electronic Associated Active matrix display system
JPH0654421B2 (ja) * 1987-12-07 1994-07-20 シャープ株式会社 マトリクス型液晶表示装置の列電極駆動回路
JPH0283584A (ja) * 1988-09-21 1990-03-23 Hitachi Ltd 倍速線順次走査回路
JPH02157813A (ja) * 1988-12-12 1990-06-18 Sharp Corp 液晶表示パネル
US5041823A (en) * 1988-12-29 1991-08-20 Honeywell Inc. Flicker-free liquid crystal display driver system

Also Published As

Publication number Publication date
DE69126171T2 (de) 1997-11-20
US5602561A (en) 1997-02-11
EP0461928A2 (en) 1991-12-18
KR920001420A (ko) 1992-01-30
EP0461928B1 (en) 1997-05-21
DE69126171D1 (de) 1997-06-26
JP2892444B2 (ja) 1999-05-17
JPH0450895A (ja) 1992-02-19
EP0461928A3 (en) 1993-01-13

Similar Documents

Publication Publication Date Title
KR950010135B1 (ko) 디스플레이 장치용 열 전극 구동회로
US5170158A (en) Display apparatus
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
US4724433A (en) Matrix-type display panel and driving method therefor
EP0553823B1 (en) Horizontal driver circuit with fixed pattern eliminating function
US6989810B2 (en) Liquid crystal display and data latch circuit
US20010013852A1 (en) Liquid crystal display device
JP2862592B2 (ja) ディスプレイ装置
KR100726928B1 (ko) 액정표시장치
KR100893966B1 (ko) 표시장치
US4785297A (en) Driver circuit for matrix type display device
US6266041B1 (en) Active matrix drive circuit
JPS60257683A (ja) 液晶表示装置の駆動回路
CN100356417C (zh) 数据驱动器及电子光学装置
JP2675060B2 (ja) アクティブマトリクス方式の表示装置及びその走査回路と走査回路の駆動回路
TWI296792B (ko)
JP3090922B2 (ja) 平面表示装置、アレイ基板、および平面表示装置の駆動方法
US6999055B2 (en) Display device
US7053943B2 (en) Scanning circuit, and imaging apparatus having the same
JP2747583B2 (ja) 液晶パネルの駆動回路及び液晶装置
JPH11109924A (ja) アクティブマトリクスパネル及び表示装置
JP2924842B2 (ja) 液晶表示装置
JPH03280676A (ja) 液晶表示装置の駆動回路
JPH08292417A (ja) 表示装置
JPH0546123A (ja) 液晶駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 16

EXPY Expiration of term