JPH05268008A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPH05268008A JPH05268008A JP4058657A JP5865792A JPH05268008A JP H05268008 A JPH05268008 A JP H05268008A JP 4058657 A JP4058657 A JP 4058657A JP 5865792 A JP5865792 A JP 5865792A JP H05268008 A JPH05268008 A JP H05268008A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- initial value
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】遅延時間可変の遅延回路により位相差を調整で
きるので、位相差調整における電源変動の影響を受けに
くくすると共に、調整後のパルスの極性を設定可能とす
る。 【構成】デコード回路４を用いてｎ分周回路１の分周デ
ータ信号２６をデコードする際に、デコード値を適切に
選ぶことにより、設定遅延時間ｔD2を短かくすると共
に、初期値発生回路５により、２分周回路３の初期値を
設定でき、分周出力の極性を設定できる。
きるので、位相差調整における電源変動の影響を受けに
くくすると共に、調整後のパルスの極性を設定可能とす
る。 【構成】デコード回路４を用いてｎ分周回路１の分周デ
ータ信号２６をデコードする際に、デコード値を適切に
選ぶことにより、設定遅延時間ｔD2を短かくすると共
に、初期値発生回路５により、２分周回路３の初期値を
設定でき、分周出力の極性を設定できる。
Description
【０００１】
【産業上の利用分野】本発明は、パルス発生回路に関
し、特に可変遅延回路により位相差を調整でき、ビデオ
・テープ・レコーダ（以下ＶＴＲという）やディジタル
オーディオ・テープレコーダ（以下ＤＡＴという）に適
するパルス発生回路に関する。
し、特に可変遅延回路により位相差を調整でき、ビデオ
・テープ・レコーダ（以下ＶＴＲという）やディジタル
オーディオ・テープレコーダ（以下ＤＡＴという）に適
するパルス発生回路に関する。
【０００２】
【従来の技術】従来、この種のパルス発生回路は、ｎ分
周回路と遅延回路と２分周回路とが用いられている。図
３に示す回路では、ｎ分周回路１と遅延回路２と２分周
回路３とで構成されている。ｎ分周回路１は、被分周入
力信号２１とセット入力信号２２とを入力し、セット入
力信号２２により分周値ｎがセットされ、被分周入力信
号２１をｎ分周し、ｎ分周信号２５を出力する。遅延回
路２は、そのｎ分周信号２５を入力とし、設定遅延時間
だけ遅延し、遅延信号２３を出力する。２分周回路３
は、その遅延信号２３を２分周に分周出力信号２４を出
力する。
周回路と遅延回路と２分周回路とが用いられている。図
３に示す回路では、ｎ分周回路１と遅延回路２と２分周
回路３とで構成されている。ｎ分周回路１は、被分周入
力信号２１とセット入力信号２２とを入力し、セット入
力信号２２により分周値ｎがセットされ、被分周入力信
号２１をｎ分周し、ｎ分周信号２５を出力する。遅延回
路２は、そのｎ分周信号２５を入力とし、設定遅延時間
だけ遅延し、遅延信号２３を出力する。２分周回路３
は、その遅延信号２３を２分周に分周出力信号２４を出
力する。
【０００３】図４は図３の動作を説明するためのタイミ
ング・チャートである。図において、被分周入力信号２
１がセット入力信号２２の１０倍の周波数をもち、セッ
ト入力信号２２と分周出力信号２４との位相差がＴD で
あり、また分周値ｎが５であり、さらに設定遅延時間が
ｔD1の場合の例である。
ング・チャートである。図において、被分周入力信号２
１がセット入力信号２２の１０倍の周波数をもち、セッ
ト入力信号２２と分周出力信号２４との位相差がＴD で
あり、また分周値ｎが５であり、さらに設定遅延時間が
ｔD1の場合の例である。
【０００４】まず、セット入力信号２２のパルスによ
り、ｎ分周回路１及び２分周回路３に「５」及び「０」
がセットされる。ｎ分周回路１は、被分周入力信号２１
を分周データに示すように５分周し、分周データが
「３」及び「５」でハイレベル及びローレベルになるｎ
分周信号２５を出力する。次に、遅延回路２は、そのｎ
分周信号２５の立上りエッヂを設定時間だけ遅延し、遅
延信号２３を出力する。最後に、２分周回路３は、その
遅延信号２３の立上がりエッヂで変化する分周出力信号
２４を出力する。
り、ｎ分周回路１及び２分周回路３に「５」及び「０」
がセットされる。ｎ分周回路１は、被分周入力信号２１
を分周データに示すように５分周し、分周データが
「３」及び「５」でハイレベル及びローレベルになるｎ
分周信号２５を出力する。次に、遅延回路２は、そのｎ
分周信号２５の立上りエッヂを設定時間だけ遅延し、遅
延信号２３を出力する。最後に、２分周回路３は、その
遅延信号２３の立上がりエッヂで変化する分周出力信号
２４を出力する。
【０００５】
【発明が解決しようとする課題】上述した従来のパルス
発生回路は、ｎ分周信号２５の立上りエッヂの位相が分
周データのある一つの値（図４の例では、「３」）で決
まり、また遅延時間ｔD1の設定範囲がセット入力信号２
２の半周期（図の例では分周データが３・２・・・４ま
での範囲）もあるので、この遅延時間ｔD1の作成方法が
外付け容量素子と抵抗素子による時定数による場合、遅
延時間ｔD1が長いとき、電源変動の影響を受けやすいと
いう欠点があり、分周出力信号２４の極性が２分周回路
のもつ初期値で決まるので、一通りとなってしまい、応
用回路によっては、反転回路を付加しなければならない
という欠点がある。
発生回路は、ｎ分周信号２５の立上りエッヂの位相が分
周データのある一つの値（図４の例では、「３」）で決
まり、また遅延時間ｔD1の設定範囲がセット入力信号２
２の半周期（図の例では分周データが３・２・・・４ま
での範囲）もあるので、この遅延時間ｔD1の作成方法が
外付け容量素子と抵抗素子による時定数による場合、遅
延時間ｔD1が長いとき、電源変動の影響を受けやすいと
いう欠点があり、分周出力信号２４の極性が２分周回路
のもつ初期値で決まるので、一通りとなってしまい、応
用回路によっては、反転回路を付加しなければならない
という欠点がある。
【０００６】特に、この回路を集積回路に内蔵し、ＶＴ
ＲまたはＤＡＴセットのプリント基板に実装し、ヘッド
切換えパルス発生回路に使う場合、遅延時間ｔD1が１０
ｍｓｅｃから１５ｍｓｅｃ位になることは、しばしばで
あり、電源ノイズや外来スパイク、ノイズによる電源変
動の影響により誤動作するおそれがあり、また反転回路
付加による実装面積の増加と実装工数の増加に対するコ
スト・アップ及び信頼度ダウンを招くおそれがあるとい
う欠点がある。
ＲまたはＤＡＴセットのプリント基板に実装し、ヘッド
切換えパルス発生回路に使う場合、遅延時間ｔD1が１０
ｍｓｅｃから１５ｍｓｅｃ位になることは、しばしばで
あり、電源ノイズや外来スパイク、ノイズによる電源変
動の影響により誤動作するおそれがあり、また反転回路
付加による実装面積の増加と実装工数の増加に対するコ
スト・アップ及び信頼度ダウンを招くおそれがあるとい
う欠点がある。
【０００７】本発明の目的は、これらの欠点を除き、電
源変動の影響を除き、反転回路を不要としたパルス発生
回路を提供することにある。
源変動の影響を除き、反転回路を不要としたパルス発生
回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明のパルス発生回路
の構成は、被分周周波数をもつ被分周入力信号および基
準位相をもつセット入力信号を入力しｎ分周データを出
力するｎ分周回路と、このｎ分周回路の出力を入力して
デコードするデコード回路と、このデコード回路の出力
を入力して遅延時間を可変する遅延回路と、初期値指定
信号を入力して初期値データを設定する初期値発生回路
と、この初期値発生回路の初期値データ、前記セット入
力信号および前記遅延回路の出力を入力して２分周する
２分周回路とを備えることを特徴とする。
の構成は、被分周周波数をもつ被分周入力信号および基
準位相をもつセット入力信号を入力しｎ分周データを出
力するｎ分周回路と、このｎ分周回路の出力を入力して
デコードするデコード回路と、このデコード回路の出力
を入力して遅延時間を可変する遅延回路と、初期値指定
信号を入力して初期値データを設定する初期値発生回路
と、この初期値発生回路の初期値データ、前記セット入
力信号および前記遅延回路の出力を入力して２分周する
２分周回路とを備えることを特徴とする。
【０００９】
【実施例】図１は本発明の一実施例を示すブロック図で
ある。本実施例は、図３に対して初期値発生回路５とデ
コード回路４とが付加されたものである。初期値発生回
路５の入力は初期値指定信号２９の端子に、出力は初期
値データ信号２８の出力端にそれぞれ接続され、ｎ分周
回路１の第一及び第二の入力は被分周入力信号２１の端
子及びセット入力信号２２の端子に、出力は分周データ
信号２６の出力端にそれぞれ接続されている。デコード
回路４の入力はその分周データ信号２６の出力端に、出
力はデコード信号２７の出力端にそれぞれ接続され、遅
延回路２の入力はそのデコード信号２７の出力端に、出
力は遅延信号２３の出力端にそれぞれ接続され、２分周
回路３の第一・第二及び第三の入力はその遅延信号２３
の出力端・セット入力信号２２の端子及び初期値データ
信号２８の出力端に、出力は分周出力信号２４の端子に
それぞれ接続されている。
ある。本実施例は、図３に対して初期値発生回路５とデ
コード回路４とが付加されたものである。初期値発生回
路５の入力は初期値指定信号２９の端子に、出力は初期
値データ信号２８の出力端にそれぞれ接続され、ｎ分周
回路１の第一及び第二の入力は被分周入力信号２１の端
子及びセット入力信号２２の端子に、出力は分周データ
信号２６の出力端にそれぞれ接続されている。デコード
回路４の入力はその分周データ信号２６の出力端に、出
力はデコード信号２７の出力端にそれぞれ接続され、遅
延回路２の入力はそのデコード信号２７の出力端に、出
力は遅延信号２３の出力端にそれぞれ接続され、２分周
回路３の第一・第二及び第三の入力はその遅延信号２３
の出力端・セット入力信号２２の端子及び初期値データ
信号２８の出力端に、出力は分周出力信号２４の端子に
それぞれ接続されている。
【００１０】図２は図１の動作を説明するタイミング・
チャートである。ここでは、被分周入力信号２１がセッ
ト入力信号２２の１０倍の周波数をもち、セット入力信
号２２と分周出力信号２４との位相差がｔD であり、ま
た分周値ｎが５であり、さらに分周データ信号２６の値
「１」をデコードし、初期値データ信号２８の値が
「０」または「１」であり、設定遅延時間がｔD2の場合
の例である。
チャートである。ここでは、被分周入力信号２１がセッ
ト入力信号２２の１０倍の周波数をもち、セット入力信
号２２と分周出力信号２４との位相差がｔD であり、ま
た分周値ｎが５であり、さらに分周データ信号２６の値
「１」をデコードし、初期値データ信号２８の値が
「０」または「１」であり、設定遅延時間がｔD2の場合
の例である。
【００１１】まず、セット入力信号２２のパルスによ
り、ｎ分周回路１及び２分周回路３に「５」及び「０」
または「１」がセットされる。ｎ分周回路１は、被分周
入力信号２１を５分周し、分周データ信号２６を出力す
る。次に、デコード回路４は、その分周データ信号２６
の値「１」をデコードし、分周データが「１」及び
「５」でハイレベル及びローレベルになるデコード信号
２７を出力する。さらに、遅延回路２は、そのデコード
信号２７の立上がりエッヂを設定遅延時間ｔD2だけ遅延
し、遅延信号２３を出力する。最後に、２分周回路３
は、その遅延信号２３の立上がりエッヂで変化する分周
出力信号２４を出力する。
り、ｎ分周回路１及び２分周回路３に「５」及び「０」
または「１」がセットされる。ｎ分周回路１は、被分周
入力信号２１を５分周し、分周データ信号２６を出力す
る。次に、デコード回路４は、その分周データ信号２６
の値「１」をデコードし、分周データが「１」及び
「５」でハイレベル及びローレベルになるデコード信号
２７を出力する。さらに、遅延回路２は、そのデコード
信号２７の立上がりエッヂを設定遅延時間ｔD2だけ遅延
し、遅延信号２３を出力する。最後に、２分周回路３
は、その遅延信号２３の立上がりエッヂで変化する分周
出力信号２４を出力する。
【００１２】
【発明の効果】以上説明したように本発明は、デコード
回路を設け、分周データ信号をデコードすることによ
り、全体の遅延時間ｔD が長いときはデコード値を適切
に選ぶことによって、デコード信号の位相を遅らすこと
ができ、遅延回路の遅延時間ｔD2を短かくすることがで
きるので、電源変動の影響を受けにくくすることができ
ると共に、初期値発生回路を設け、処理値設定信号によ
り２分周回路の初期値を設定することによって、反転回
路を付加することなしに応用回路の差異に対応できる効
果がある。
回路を設け、分周データ信号をデコードすることによ
り、全体の遅延時間ｔD が長いときはデコード値を適切
に選ぶことによって、デコード信号の位相を遅らすこと
ができ、遅延回路の遅延時間ｔD2を短かくすることがで
きるので、電源変動の影響を受けにくくすることができ
ると共に、初期値発生回路を設け、処理値設定信号によ
り２分周回路の初期値を設定することによって、反転回
路を付加することなしに応用回路の差異に対応できる効
果がある。
【００１３】特に、本発明の回路を集積回路に内蔵して
ＶＴＲまたはＤＡＴセットのヘッド切換えパルス発生回
路に使う場合、遅延時間ｔD2をおよそ５ｍｓｅｃ以下に
することができるので、電源変動の影響により誤動作す
るおそれがなくなると共に、プリント基板に実装する場
合、応用回路に差異があっても反転回路を付加する必要
がないので、実装面積・実装工数の増加とならず、コス
トアップ及び信頼度ダウンを招くことがないという効果
がある。
ＶＴＲまたはＤＡＴセットのヘッド切換えパルス発生回
路に使う場合、遅延時間ｔD2をおよそ５ｍｓｅｃ以下に
することができるので、電源変動の影響により誤動作す
るおそれがなくなると共に、プリント基板に実装する場
合、応用回路に差異があっても反転回路を付加する必要
がないので、実装面積・実装工数の増加とならず、コス
トアップ及び信頼度ダウンを招くことがないという効果
がある。
【図１】本発明のパルス発生回路の一実施例を示すブロ
ック図。
ック図。
【図２】図１の動作を説明するためのタイミング・チャ
ート。
ート。
【図３】従来のパルス発生回路の一例を示すブロック
図。
図。
【図４】図３の動作を説明するタイミングチャート。
１ ｎ分周回路 ２ 遅延回路 ３ ２分周回路 ４ デコード回路 ５ 初期値発生回路 ２１ 被分周入力信号 ２２ セット入力信号 ２３ 遅延信号 ２４ 分周出力信号 ２５ ｎ分周信号 ２６ 分周データ信号 ２７ デコード信号 ２８ 初期値データ信号 ｔD 全体の遅延時間 ｔD1，ｔD2 設定遅延時間
Claims (1)
- 【請求項１】 被分周周波数をもつ被分周入力信号およ
び基準位相をもつセット入力信号を入力しｎ分周データ
を出力するｎ分周回路と、このｎ分周回路の出力を入力
してデコードするデコード回路と、このデコード回路の
出力を入力して遅延時間を可変する遅延回路と、初期値
指定信号を入力して初期値データを設定する初期値発生
回路と、この初期値発生回路の初期値データ、前記セッ
ト入力信号および前記遅延回路の出力を入力して２分周
する２分周回路とを備えることを特徴とするパルス発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058657A JPH05268008A (ja) | 1992-03-17 | 1992-03-17 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058657A JPH05268008A (ja) | 1992-03-17 | 1992-03-17 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05268008A true JPH05268008A (ja) | 1993-10-15 |
Family
ID=13090665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4058657A Withdrawn JPH05268008A (ja) | 1992-03-17 | 1992-03-17 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05268008A (ja) |
-
1992
- 1992-03-17 JP JP4058657A patent/JPH05268008A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61169088A (ja) | オ−デイオシンクロナイザ装置 | |
| JPH05268008A (ja) | パルス発生回路 | |
| JP3028023B2 (ja) | 集積化ディジタル回路 | |
| JP2606262B2 (ja) | パルス発生回路 | |
| JPH10260653A (ja) | サンプリング位相制御装置 | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| JPH0481123A (ja) | パルス発生回路 | |
| US6570418B2 (en) | Timing adjusting circuit | |
| JPH01231425A (ja) | パルス発生回路 | |
| JPH06232699A (ja) | パルス発生装置 | |
| JPH0548432A (ja) | １／３分周回路 | |
| JP2525138B2 (ja) | 書込み補償回路 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| JPH05315898A (ja) | トリガ同期回路 | |
| JP2664958B2 (ja) | クロックデューティ調整回路 | |
| JP2970540B2 (ja) | デューティ補正回路 | |
| JPH06152347A (ja) | 多相クロック生成回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH01269313A (ja) | パルス発生回路 | |
| JPH09284058A (ja) | 位相比較回路 | |
| JP2757090B2 (ja) | 分周逓倍回路 | |
| JPH057136A (ja) | 信号発生装置 | |
| JP2775821B2 (ja) | インバータのオンディレイ回路 | |
| JPH1084277A (ja) | クロック生成回路 | |
| JPS61288574A (ja) | 同期分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |