JPH05257717A - タスク制御装置 - Google Patents
タスク制御装置Info
- Publication number
- JPH05257717A JPH05257717A JP8771292A JP8771292A JPH05257717A JP H05257717 A JPH05257717 A JP H05257717A JP 8771292 A JP8771292 A JP 8771292A JP 8771292 A JP8771292 A JP 8771292A JP H05257717 A JPH05257717 A JP H05257717A
- Authority
- JP
- Japan
- Prior art keywords
- hierarchical structure
- task
- storage device
- peripheral storage
- structure information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 システムが使用できるメモリ容量を減少させ
ることなく、各タスク毎に周辺記憶装置の階層構造情報
を保持する。 【構成】 タスク２−１〜２−ｎには各々対応するタス
ク情報管理テーブル３−１〜３−ｎが設けられている。
タスク情報管理テーブル３−１〜３−ｎにはメモリプー
ル５内の周辺記憶装置階層構造情報テーブル５−１〜５
−ｍのアドレスが格納されている。入出力制御部４はタ
スク２−１〜２−ｎからの入出力要求に応じて、対応す
るタスク情報管理テーブル３−１〜３−ｎから周辺記憶
装置階層構造情報テーブル５−１〜５−ｍのアドレスを
取込む。入出力制御部４は取込んだアドレスにしたがっ
て周辺記憶装置階層構造情報テーブル５−１〜５−ｍか
ら階層構造情報を読出し、その階層構造情報にしたがっ
て周辺記憶装置６−１〜６−ｍとの間の入出力制御を行
う。
ることなく、各タスク毎に周辺記憶装置の階層構造情報
を保持する。 【構成】 タスク２−１〜２−ｎには各々対応するタス
ク情報管理テーブル３−１〜３−ｎが設けられている。
タスク情報管理テーブル３−１〜３−ｎにはメモリプー
ル５内の周辺記憶装置階層構造情報テーブル５−１〜５
−ｍのアドレスが格納されている。入出力制御部４はタ
スク２−１〜２−ｎからの入出力要求に応じて、対応す
るタスク情報管理テーブル３−１〜３−ｎから周辺記憶
装置階層構造情報テーブル５−１〜５−ｍのアドレスを
取込む。入出力制御部４は取込んだアドレスにしたがっ
て周辺記憶装置階層構造情報テーブル５−１〜５−ｍか
ら階層構造情報を読出し、その階層構造情報にしたがっ
て周辺記憶装置６−１〜６−ｍとの間の入出力制御を行
う。
Description
【０００１】
【技術分野】本発明はタスク制御装置に関し、特に複数
タスク制御において各タスク毎の周辺記憶装置の階層構
造情報を管理するタスク情報管理方式に関する。
タスク制御において各タスク毎の周辺記憶装置の階層構
造情報を管理するタスク情報管理方式に関する。
【０００２】
【従来技術】従来、複数タスク制御におけるタスク情報
管理方式においては、各タスク毎の周辺記憶装置の階層
構造情報（例えば周辺記憶装置のディレクトリ情報な
ど）をシステム内のメモリに記憶し、その階層構造情報
を基に各タスクと周辺記憶装置との間の入出力制御を行
っている。
管理方式においては、各タスク毎の周辺記憶装置の階層
構造情報（例えば周辺記憶装置のディレクトリ情報な
ど）をシステム内のメモリに記憶し、その階層構造情報
を基に各タスクと周辺記憶装置との間の入出力制御を行
っている。
【０００３】このような従来の複数タスク制御における
タスク情報管理方式では、周辺記憶装置の階層構造情報
をシステムが保有しており、各タスクが夫々の階層構造
情報を持つことが困難であるという問題がある。
タスク情報管理方式では、周辺記憶装置の階層構造情報
をシステムが保有しており、各タスクが夫々の階層構造
情報を持つことが困難であるという問題がある。
【０００４】また、各タスクが入出力制御に使用する周
辺記憶装置の階層構造情報のテーブルをシステムが確保
しているので、階層構造情報が増大するとシステムが使
用できるメモリの容量が減少するという問題がある。
辺記憶装置の階層構造情報のテーブルをシステムが確保
しているので、階層構造情報が増大するとシステムが使
用できるメモリの容量が減少するという問題がある。
【０００５】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、システムが使用できる
メモリ容量を減少させることなく、各タスク毎に周辺記
憶装置の階層構造情報を有することができるタスク制御
装置の提供を目的とする。
点を除去すべくなされたもので、システムが使用できる
メモリ容量を減少させることなく、各タスク毎に周辺記
憶装置の階層構造情報を有することができるタスク制御
装置の提供を目的とする。
【０００６】
【発明の構成】本発明によるタスク制御装置は、周辺記
憶装置の階層構造を示す階層構造情報を基に複数のタス
クに対する制御を行う情報処理システムのタスク制御装
置であって、前記複数のタスク各々に対応して設けら
れ、前記複数のタスク各々に対応する前記階層構造情報
を格納する複数の格納手段と、前記複数のタスクのうち
一つから前記周辺記憶装置に入出力を行うときに前記複
数の格納手段のうち該タスクに対応する格納手段の内容
を基に該タスクと前記周辺記憶装置との間の入出力を制
御する制御手段とを有することを特徴とする。
憶装置の階層構造を示す階層構造情報を基に複数のタス
クに対する制御を行う情報処理システムのタスク制御装
置であって、前記複数のタスク各々に対応して設けら
れ、前記複数のタスク各々に対応する前記階層構造情報
を格納する複数の格納手段と、前記複数のタスクのうち
一つから前記周辺記憶装置に入出力を行うときに前記複
数の格納手段のうち該タスクに対応する格納手段の内容
を基に該タスクと前記周辺記憶装置との間の入出力を制
御する制御手段とを有することを特徴とする。
【０００７】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００８】図１は本発明の一実施例を示すシステム構
成図である。図において、コンピュータ１の各タスク２
−ｉ（ｉ＝１，２，……，ｎ）には各々対応するタスク
情報管理テーブル３−ｉが設けられている。タスク情報
管理テーブル３−ｉには対応するタスク２−ｉが必要と
する情報（例えばタスク２−ｉのスタートアドレスやプ
ライオリティ、タスク名など）と、メモリプール５内の
周辺記憶装置階層構造情報テーブル５−ｊ（ｊ＝１，
２，……，ｍ）のアドレスとが格納されている。
成図である。図において、コンピュータ１の各タスク２
−ｉ（ｉ＝１，２，……，ｎ）には各々対応するタスク
情報管理テーブル３−ｉが設けられている。タスク情報
管理テーブル３−ｉには対応するタスク２−ｉが必要と
する情報（例えばタスク２−ｉのスタートアドレスやプ
ライオリティ、タスク名など）と、メモリプール５内の
周辺記憶装置階層構造情報テーブル５−ｊ（ｊ＝１，
２，……，ｍ）のアドレスとが格納されている。
【０００９】入出力制御部４はタスク２−ｉから周辺記
憶装置６−ｊへの入出力要求が発生すると、該タスク２
−ｉに対応するタスク情報管理テーブル３−ｉから周辺
記憶装置階層構造情報テーブル５−ｊのアドレスを取込
む。入出力制御部４は取込んだアドレスにしたがって周
辺記憶装置階層構造情報テーブル５−ｊから階層構造情
報を読出し、その階層構造情報にしたがって周辺記憶装
置６−ｊとの間の入出力制御を行う。
憶装置６−ｊへの入出力要求が発生すると、該タスク２
−ｉに対応するタスク情報管理テーブル３−ｉから周辺
記憶装置階層構造情報テーブル５−ｊのアドレスを取込
む。入出力制御部４は取込んだアドレスにしたがって周
辺記憶装置階層構造情報テーブル５−ｊから階層構造情
報を読出し、その階層構造情報にしたがって周辺記憶装
置６−ｊとの間の入出力制御を行う。
【００１０】図２は本発明の一実施例の動作を示すフロ
ーチャートである。これら図１および図２を用いて本発
明の一実施例の動作について説明する。
ーチャートである。これら図１および図２を用いて本発
明の一実施例の動作について説明する。
【００１１】入出力制御部４はタスク２−ｉから周辺記
憶装置６−ｊへの入出力要求が入力されると（図２ステ
ップ１１）、タスク２−ｉに対応するタスク情報管理テ
ーブル３−ｉに周辺記憶装置階層構造情報テーブル５−
ｊのアドレスが登録されているか否かを判定する（図２
ステップ１２）。
憶装置６−ｊへの入出力要求が入力されると（図２ステ
ップ１１）、タスク２−ｉに対応するタスク情報管理テ
ーブル３−ｉに周辺記憶装置階層構造情報テーブル５−
ｊのアドレスが登録されているか否かを判定する（図２
ステップ１２）。
【００１２】タスク情報管理テーブル３−ｉに周辺記憶
装置階層構造情報テーブル５−ｊのアドレスが登録され
ていなければ、入出力制御部４は入出力対象の周辺記憶
装置６−ｊの階層構造情報を格納するためにメモリプー
ル５から周辺記憶装置階層構造情報テーブル５−ｊを確
保し、その周辺記憶装置階層構造情報テーブル５−ｊの
アドレスをタスク情報管理テーブル３−ｉに登録する。
同時に、入出力制御部４はその周辺記憶装置階層構造情
報テーブル５−ｊに初期化データ（入出力対象の周辺記
憶装置６−ｊの階層構造情報）を書込む（図２ステップ
１３）。
装置階層構造情報テーブル５−ｊのアドレスが登録され
ていなければ、入出力制御部４は入出力対象の周辺記憶
装置６−ｊの階層構造情報を格納するためにメモリプー
ル５から周辺記憶装置階層構造情報テーブル５−ｊを確
保し、その周辺記憶装置階層構造情報テーブル５−ｊの
アドレスをタスク情報管理テーブル３−ｉに登録する。
同時に、入出力制御部４はその周辺記憶装置階層構造情
報テーブル５−ｊに初期化データ（入出力対象の周辺記
憶装置６−ｊの階層構造情報）を書込む（図２ステップ
１３）。
【００１３】タスク情報管理テーブル３−ｉに周辺記憶
装置階層構造情報テーブル５−ｊのアドレスが登録され
ているか、あるいは新たに確保された周辺記憶装置階層
構造情報テーブル５−ｊに初期化データを書込むと、入
出力制御部４はその周辺記憶装置階層構造情報テーブル
５−ｊから入出力対象の周辺記憶装置６−ｊの階層構造
情報を取得する（図２ステップ１４）。
装置階層構造情報テーブル５−ｊのアドレスが登録され
ているか、あるいは新たに確保された周辺記憶装置階層
構造情報テーブル５−ｊに初期化データを書込むと、入
出力制御部４はその周辺記憶装置階層構造情報テーブル
５−ｊから入出力対象の周辺記憶装置６−ｊの階層構造
情報を取得する（図２ステップ１４）。
【００１４】入出力制御部４は取得した階層構造情報を
基に周辺記憶装置６−ｊへの入出力制御を行い（図２ス
テップ１５）、その周辺記憶装置６−ｊとの入出力結果
を要求元のタスク２−ｉに返送する（図２ステップ１
６）。
基に周辺記憶装置６−ｊへの入出力制御を行い（図２ス
テップ１５）、その周辺記憶装置６−ｊとの入出力結果
を要求元のタスク２−ｉに返送する（図２ステップ１
６）。
【００１５】このように、複数のタスク２−ｉ各々に対
応して設けられたタスク情報管理テーブル３−ｉに入出
力対象の周辺記憶装置６−ｊの階層構造情報を格納する
周辺記憶装置階層構造情報テーブル５−ｊのアドレスを
登録し、タスク２−ｉ各々から周辺記憶装置６−ｊへの
入出力要求が発生したときに該アドレスをもとに周辺記
憶装置階層構造情報テーブル５−ｊから取得した階層構
造情報にしたがって周辺記憶装置６−ｊへの入出力制御
を行うようにすることによって、システムが使用できる
メモリ容量を減少させることなく、各タスク２−ｉ毎に
周辺記憶装置６−ｊの階層構造情報を有することができ
る。
応して設けられたタスク情報管理テーブル３−ｉに入出
力対象の周辺記憶装置６−ｊの階層構造情報を格納する
周辺記憶装置階層構造情報テーブル５−ｊのアドレスを
登録し、タスク２−ｉ各々から周辺記憶装置６−ｊへの
入出力要求が発生したときに該アドレスをもとに周辺記
憶装置階層構造情報テーブル５−ｊから取得した階層構
造情報にしたがって周辺記憶装置６−ｊへの入出力制御
を行うようにすることによって、システムが使用できる
メモリ容量を減少させることなく、各タスク２−ｉ毎に
周辺記憶装置６−ｊの階層構造情報を有することができ
る。
【００１６】
【発明の効果】以上説明したように本発明によれば、複
数のタスク各々に対応して格納された階層構造情報を基
に該タスクと周辺記憶装置との間の入出力を制御するこ
とによって、システムが使用できるメモリ容量を減少さ
せることなく、各タスク毎に周辺記憶装置の階層構造情
報を有することができるという効果がある。
数のタスク各々に対応して格納された階層構造情報を基
に該タスクと周辺記憶装置との間の入出力を制御するこ
とによって、システムが使用できるメモリ容量を減少さ
せることなく、各タスク毎に周辺記憶装置の階層構造情
報を有することができるという効果がある。
【図１】本発明の一実施例を示すシステム構成図であ
る。
る。
【図２】本発明の一実施例の動作を示すフローチャート
である。
である。
１ コンピュータ ２−１〜２−ｎ タスク ３−１〜３−ｎ タスク情報管理テーブル ４ 入出力制御部 ５ メモリプール ５−１〜５−ｍ 周辺記憶装置階層構造情報テーブル ６−１〜６−ｍ 周辺記憶装置
Claims (1)
- 【請求項１】 周辺記憶装置の階層構造を示す階層構造
情報を基に複数のタスクに対する制御を行う情報処理シ
ステムのタスク制御装置であって、前記複数のタスク各
々に対応して設けられ、前記複数のタスク各々に対応す
る前記階層構造情報を格納する複数の格納手段と、前記
複数のタスクのうち一つから前記周辺記憶装置に入出力
を行うときに前記複数の格納手段のうち該タスクに対応
する格納手段の内容を基に該タスクと前記周辺記憶装置
との間の入出力を制御する制御手段とを有することを特
徴とするタスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8771292A JPH05257717A (ja) | 1992-03-11 | 1992-03-11 | タスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8771292A JPH05257717A (ja) | 1992-03-11 | 1992-03-11 | タスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257717A true JPH05257717A (ja) | 1993-10-08 |
Family
ID=13922523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8771292A Pending JPH05257717A (ja) | 1992-03-11 | 1992-03-11 | タスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257717A (ja) |
-
1992
- 1992-03-11 JP JP8771292A patent/JPH05257717A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07244642A (ja) | 並列処理計算機 | |
| JPH05257717A (ja) | タスク制御装置 | |
| JPH06110741A (ja) | コンピュータ装置 | |
| JP3124569B2 (ja) | ダウンロード制御装置 | |
| JPH04352235A (ja) | イニシャルプログラムロード方式 | |
| JPH0337748A (ja) | 主記憶を利用した外部記憶アクセス方式 | |
| JPH0314019A (ja) | 媒体集合型装置アクセス方式 | |
| JP2641399B2 (ja) | フアイル管理装置 | |
| JPS61175746A (ja) | 計算機システム | |
| JP3026563B2 (ja) | 情報処理装置 | |
| JPS61221842A (ja) | コンピユ−タ・システム | |
| JPS63167942A (ja) | フアイル制御システム | |
| JPH03282756A (ja) | 非同期入出力方式 | |
| JP2000207316A (ja) | 情報収集装置 | |
| JPS6368960A (ja) | 共用記憶媒体の順次アクセス制御装置 | |
| JP2507399B2 (ja) | デ―タベ―ス装置 | |
| JPH05298376A (ja) | データベース処理方式 | |
| JPS61276040A (ja) | 論理フアイルアクセス方式 | |
| JPH0212339A (ja) | テーブル管理装置 | |
| JPH0520243A (ja) | データ処理システム | |
| JPH05158892A (ja) | 分散処理におけるデータ管理方式 | |
| JPS6349952A (ja) | メモリ管理方式 | |
| JPH04315233A (ja) | ファイル管理システム | |
| JPH0573426A (ja) | 処理装置のメモリ管理方式 | |
| JPH04174081A (ja) | 図面データ管理方式 |