JP3026563B2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP3026563B2
JP3026563B2 JP61192761A JP19276186A JP3026563B2 JP 3026563 B2 JP3026563 B2 JP 3026563B2 JP 61192761 A JP61192761 A JP 61192761A JP 19276186 A JP19276186 A JP 19276186A JP 3026563 B2 JP3026563 B2 JP 3026563B2
Authority
JP
Japan
Prior art keywords
memory
information processing
directory
data
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61192761A
Other languages
English (en)
Other versions
JPS6349953A (ja
Inventor
裕公 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61192761A priority Critical patent/JP3026563B2/ja
Publication of JPS6349953A publication Critical patent/JPS6349953A/ja
Application granted granted Critical
Publication of JP3026563B2 publication Critical patent/JP3026563B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、メモリ空間を拡張する拡張メモリを装着
可能な情報処理装置に係り、該拡張メモリを介してデー
タ書き込みまたは読み出しを行う情報処理装置に関する
ものである。 〔従来の技術〕 従来、この種の装置においては、電池にバックアップ
される半導体メモリに入力データおよびプログラム、さ
らに半導体メモリの他に装置本体に着脱自在に接続でき
る外部記憶媒体、例えばメモリパックを接続して、第5
図(a),(b)に示すようにファイルを管理してい
た。 第5図(a),(b)は従来の半導体メモリおよびメ
モリパックの管理マップを説明するための模式図であ
り、同図(a)において、31はメモリ空間で、プログラ
ムを格納するプログラム部32とデータ部33とから構成さ
れている。同図(b)において、34はデータ部で、メモ
リパックに設定される。 このように、電池で駆動される携帯型データ端末装置
においては、装置内のメモリ容量の不足を補助するため
に半導体メモリをカード状またはパック状の小型パッケ
ージに構成し、これを本体に接続してメモリ容量の不足
を補っていた。 すなわち、従来はメモリパック等の外部記録媒体で
は、内部メモリのデータ部の追加容量として機能させて
いた。 〔発明が解決しようとする問題点〕 ところが、メモリパックは単にデータ部の拡張として
しか機能しないため、格納されたデータ部はメモリパッ
クが装着された装置のみに限定されてしまい、他の装置
に装着してデータを供給したり、メモリパックに収容し
きれないデータ部を複数のメモリパックに分散させるこ
とができず、その使用形態に著しい制限が発生してしま
う問題点があった。また、今後、オプショナルなプログ
ラムまたはユーザー登録のプログラムを同時に処理しな
ければならない等の要求が発生した場合に、メインメモ
リに収容しきれない問題点があった。 この発明は、上記の問題点を解決するためになされた
もので、前記メインメモリに対するメモリアクセスに伴
う制御実行指令入力後、情報処理装置本体に対して着脱
自在の拡張メモリの装着状態を判断し、拡張メモリが装
着されている場合で、かつ、格納指令が入力されたと
き、本体のメインメモリのディレクトリとは独立した該
拡張メモリ内に有するディレクトリを参照してデータの
書き込みを行うことにより、拡張メモリを装着可能な情
報処理装置であれば、いずれの情報処理装置でも拡張メ
モリに記憶された情報を共有すること、並びに、複数の
データファイルやプログラムファイルを拡張メモリ内に
混在させることができ、いずれの情報処理装置であって
も、拡張メモリに記憶された該データファイルやプログ
ラムファイルを個別に読み出してユーザが意図するデー
タ処理を自在に行うことができること、さらに、制御実
行指令入力後、拡張メモリの有無を判断しているので、
種々のサイズの拡張メモリに対してもダイナミックに対
応することができる情報処理装置を提供することを目的
とする。 〔課題を解決するための手段〕 この発明に係る情報処理装置は、第1のディレクトリ
部を有するメインメモリを有する情報処理装置であっ
て、制御実行指令が入力されたとき、前記メインメモリ
のメモリ空間を拡張する前記情報処理装置本体に対して
着脱自在で、かつ前記第1のディレクトリ部から独立し
た第2のディレクトリ部を有する拡張メモリが装着され
ているか否かを判断する判断手段と、前記判断手段によ
り前記拡張メモリが装着されていると判断された場合、
さらに、格納指令が入力されたとき、前記第2のディレ
クトリ部を参照して前記装着されている前記拡張メモリ
にデータを書き込む書き込み手段とを有するものであ
る。 〔作用〕 この発明に係る情報処理装置においては、制御実行指
令入力後、判断手段が情報処理装置本体に対して着脱自
在の拡張メモリの装着状態を判断し、拡張メモリが装着
されていると判断した場合で、さらに格納指令が入力さ
れたときには、書き込み手段が本体のメインメモリのデ
ィレクトリとは独立した該拡張メモリ内に有するディレ
クトリを参照してデータの書き込みを行い、該拡張メモ
リを装着可能な情報処理装置であれば、いずれの情報処
理装置であっても、拡張メモリに対して所望の情報を自
在に書き込みすることを可能とする。 〔実施例〕 第1図はこの発明の一実施例を示すデータ処理装置を
適用可能なデータ端末装置の構成を説明するブロック図
であり、1はCPUで、システムROM4に格納された第3図
に示す手順の制御プログラムに基づいて各部を制御す
る。2はメインメモリで、キーボード5から入力される
入力データまたは図示しないホストコンピュータ等から
出力されたデータまたはプログラムを格納する。メイン
メモリ2のメモリ空間には複数のデータファイルおよび
プログラムファイルを格納できるように構成され、各デ
ータファイルおよびプログラムファイルは管理情報に基
づいて独立して管理される。3はメモリパックで、図示
しない電池にバックアップされており、着脱可能に構成
されている。メモリパック3にはメインメモリ2に書き
込めないデータまたはプログラムを格納することができ
る。6は表示器で、キーボード5から入力データおよび
処理メッセージを表示する。7は電源コントロール回路
で、電池8から供給される電源を制御する。 第2図(a),(b)は第1図に示したメインメモリ
2およびメモリパック3のメモリ空間を説明する模式図
であり、同図(a)はメモリパック3が接続されない場
合のメモリ空間を示し、11はディレクトリ部で、メイン
メモリ2のファイル部12,13および空き領域14を独立し
て管理する管理情報が格納される。同図(b)はメモリ
パック3が接続される場合のメモリ空間を示し、21はデ
ィレクトリ部で、メモリパック3内に確保されるファイ
ル部22と空き領域23を独立して管理する管理情報が格納
されている。 次に第3図を参照しながら第1図に示したメインメモ
リ2およびメモリパック3とのメモリ管理動作について
説明する。 第3図は、第1図に示したメインメモリ2およびROM
のメモリ管理手順の一例を説明するためのフローチャー
トである。なお、(1)〜(18)は各ステップを示す。 システムROM4に格納されたプログラムが起動される
と、CPU1はメインメモリ2の初期化を行い、管理情報を
ディレクトリ部11に作成する(1)。次いで、制御実行
指令を待機し(2)、制御実行指令が入力されたら、メ
モリパック3が図示しないデータ端末装置本体に装着さ
れているかどうかを判断し(3)、YESならばデータフ
ァイルまたはプログラムファイルの格納指令が入力され
るのを待機し(4)、格納指令が入力されたら、ディレ
クトリ部21に格納する管理情報を作成し(5)、ステッ
プ(2)に戻り、ディレクトリ部21に格納される管理情
報を更新し(6)、メモリパック3の格納エリアがフル
かどうかを判断し(7)、YESならば警告し(8)、NO
ならばデータファイルまたはプログラムファイルをメモ
リパック3のファイル部22に格納する(9)。 次いで、プログラムファイルまたはデータファイルの
読み出し指令を待機し(10)、読出し指令が入力された
ら、ディレクトリ部21に格納された管理情報を参照し
(11)、所望とするデータファイルまたはプログラムフ
ァイルをメインメモリ2のファイル部12,13に転送して
処理を実行する(12)。 一方、ステップ(3)でNOの場合は、データファイル
またはプログラムファイルの格納指令が入力されるのを
待機し(13)、格納指令が入力されたら、ディレクトリ
部11に格納する管理情報を作成し(14)、ステップ
(2)に戻り、ディレクトリ部11に格納される管理情報
を更新し(15)、メインメモリ2の格納エリアがフルか
どうかを判断し(16)、YESならば警告し(17)、NOな
らばデータファイルまたはプログラムファイルをメイン
メモリ2のファイル部12,13に格納し(18)、ステップ
(2)に戻る。 なお、上記実施例では、管理情報をディレクリリ部1
1,21に一括して格納して、ファイル部12,13およびファ
イル部22を管理する場合について説明したが、第4図に
示すように、管理情報25a,25b,26〜28がそれぞれのファ
イル25c,25d,27aおよび空き領域26a,28aを独立して管理
するように構成しても同様の効果を期待できる。 〔発明の効果〕 以上説明したように、本発明の情報処理装置によれ
ば、第1のディレクトリ部を有するメインメモリを有す
る情報処理装置であって、制御実行指令入力後、前記メ
インメモリのメモリ空間を拡張する前記情報処理装置本
体に対して着脱自在で、かつ前記第1のディレクトリ部
から独立した第2のディレクトリ部を有する拡張メモリ
が装着されているか否かを判断する判断手段と、前記判
断手段により前記拡張メモリが装着されていると判断さ
れた場合、さらに、格納指令が入力されたとき、前記第
2のディレクトリ部を参照して前記装着されている前記
拡張メモリにデータを書き込む書き込み手段とを有する
ので、拡張メモリを装着可能な情報処理装置であれば、
いずれの情報処理装置でも拡張メモリに記憶された情報
を共有することができる。 また、複数のデータファイルやプログラムファイルを
拡張メモリ内に混在させることができ、いずれの情報処
理装置であっても、拡張メモリに記憶された該データフ
ァイルやプログラムファイルを個別に読み出してユーザ
が意図するデータ処理を自在に行うことができる。 さらに、制御実行指令入力後、拡張メモリの有無を判
断しているので、種々のサイズの拡張メモリに対しても
ダイナミックに対応することができる等の効果を奏す
る。
【図面の簡単な説明】 第1図はこの発明の一実施例を示すデータ処理装置を適
用可能なデータ端末装置の構成を説明するためのブロッ
ク図、第2図(a),(b)は第1図に示したメインメ
モリおよびメモリパックのメモリ空間を説明するための
模式図、第3図は、第1図に示したメインメモリおよび
メモリパックのメモリ管理手順の一例を説明するフロー
チャート、第4図は第1図に示したメインメモリおよび
メモリパックの他のメモリ空間を説明する模式図、第5
図(a),(b)は従来のメインメモリのメモリ空間管
理状態を説明するための模式図である。 図中、1はCPU、2はメインメモリ、3はメモリパッ
ク、4はシステムROM、5はキーボード、6は表示器、
7は電源コントロール回路、8は電池である。

Claims (1)

  1. (57)【特許請求の範囲】 1.第1のディレクトリ部を有するメインメモリを有す
    る情報処理装置であって、 制御実行指令が入力されたとき、前記メインメモリのメ
    モリ空間を拡張する前記情報処理装置本体に対して着脱
    自在で、かつ前記第1のディレクトリ部から独立した第
    2のディレクトリ部を有する拡張メモリが装着されてい
    るか否かを判断する判断手段と、 前記判断手段により前記拡張メモリが装着されていると
    判断された場合、さらに、格納指令が入力されたとき、
    前記第2のディレクトリ部を参照して前記装着されてい
    る前記拡張メモリにデータを書き込む書き込み手段と、 を有することを特徴とする情報処理装置。
JP61192761A 1986-08-20 1986-08-20 情報処理装置 Expired - Lifetime JP3026563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61192761A JP3026563B2 (ja) 1986-08-20 1986-08-20 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61192761A JP3026563B2 (ja) 1986-08-20 1986-08-20 情報処理装置

Publications (2)

Publication Number Publication Date
JPS6349953A JPS6349953A (ja) 1988-03-02
JP3026563B2 true JP3026563B2 (ja) 2000-03-27

Family

ID=16296607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61192761A Expired - Lifetime JP3026563B2 (ja) 1986-08-20 1986-08-20 情報処理装置

Country Status (1)

Country Link
JP (1) JP3026563B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392164A (en) * 1990-05-25 1995-02-21 Canon Kabushiki Kaisha Dubbing system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5998362A (ja) * 1982-11-27 1984-06-06 Sharp Corp メモリカセツトの識別装置

Also Published As

Publication number Publication date
JPS6349953A (ja) 1988-03-02

Similar Documents

Publication Publication Date Title
JPH09212416A (ja) 計算機システムおよび計算機システムの電力管理方法
JP3026563B2 (ja) 情報処理装置
JP3525070B2 (ja) アクセス制御装置及びアクセス方法
JPH0158535B2 (ja)
JPH01303547A (ja) 情報記憶制御システム
JPS6349952A (ja) メモリ管理方式
JPH0554009A (ja) プログラムロード方式
EP1804166A2 (en) Memory device and information processing apparatus
JPS61188647A (ja) Ramデイスク装置
JP3125634B2 (ja) 電子計算機システム
JP2002116942A (ja) メモリ装置
JPS6368960A (ja) 共用記憶媒体の順次アクセス制御装置
JPH0240760A (ja) 情報処理装置
JPS6349956A (ja) メモリ管理方式
JPH10207638A (ja) 複写装置
JPH0833838B2 (ja) コンピユ−タシステム
JP3124569B2 (ja) ダウンロード制御装置
JPH04177452A (ja) 情報処理装置
JP2002091520A (ja) プログラマブルコントローラ及びメモリモジュール
JP2001209578A (ja) メモリ更新履歴管理方式
JPH0573261A (ja) 携帯端末装置
JPH01260559A (ja) マイクロコンピュータシステム
JPH0564824B2 (ja)
JPH02501602A (ja) ミラーディスクramシステム
JPH03204049A (ja) メモリ制御装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term