JPH05257572A - 電子機器の停電解除システム - Google Patents

電子機器の停電解除システム

Info

Publication number
JPH05257572A
JPH05257572A JP4055136A JP5513692A JPH05257572A JP H05257572 A JPH05257572 A JP H05257572A JP 4055136 A JP4055136 A JP 4055136A JP 5513692 A JP5513692 A JP 5513692A JP H05257572 A JPH05257572 A JP H05257572A
Authority
JP
Japan
Prior art keywords
battery
power failure
control unit
power
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4055136A
Other languages
English (en)
Inventor
Hideaki Sakuma
英朗 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4055136A priority Critical patent/JPH05257572A/ja
Publication of JPH05257572A publication Critical patent/JPH05257572A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cash Registers Or Receiving Machines (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】停電時にバッテリの不良や劣化や消費などのた
めに制御部およびメモリのバックアップが正常に行われ
ていない状態で電源が回復したとき、制御部の暴走を回
避し、被害を最小限におさえる。 【構成】停電時にはバッテリ40により制御部26とメ
モリ28とをバックアップし、制御部26は計時動作以
外の終了を停止する。電源回復に伴ってプログラムを停
電時の実行アドレスから引き続き実行する。バッテリ電
圧検出回路42は電源回復に伴って停電検出回路32か
らのパワーオフ信号SOFF の解除によりバッテリ電圧を
検出する。そのバッテリ電圧が規定電圧以下のとき制御
部26をリセットし周辺機器30を初期化した後、ロー
バッテリのメッセージプリントを実行し、キー入力待ち
状態で待機する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば電子式金銭登録
機(ECR)のように、停電時に制御部とメモリとをバ
ッテリによりバックアップするとともに制御部は計時動
作以外の処理を停止し、電源回復に伴ってプログラムを
停電時の実行アドレスから引き続き実行するように構成
されている電子機器の停電解除システムに関する。
【0002】
【従来の技術】図3に従来のこの種の電子機器(電子式
金銭登録機)の停電解除システムの概要を示す。
【0003】図において、2はAC入力を受けるコンセ
ントプラグ、4は交流を一定電圧の直流に変換する安定
化電源、6は時計機能を有するCPUおよびROMをL
SIに組み込んでなる制御部、8はRAMをLSIに組
み込んでなるメモリ、10は制御部6とメモリ8の電源
ラインに合流するように接続されたバックアップ用のバ
ッテリ、12は停電検出回路、14はリセット回路、1
6はリセットスイッチ、18は制御部6との間で接続さ
れたキーボードやプリンタなどの周辺機器を総称するも
のである。
【0004】この電子式金銭登録機における制御部6が
動作している状態で停電が発生したとする。停電によっ
て安定化電源4からの制御部6およびメモリ8に対する
給電は停止するが、代わってバッテリ10による給電が
行われるため、制御部6の動作とメモリ8での記憶はバ
ックアップされる。また、その停電は停電検出回路12
によって検出され、停電検出回路12は制御部6に対し
てパワーオフ信号SOF F を出力する。パワーオフ信号S
OFF を入力した制御部6は、その時点で実行していた実
行アドレスをメモリ8に書き込んだ後、時刻をカウント
アップする計時動作以外の処理を停止する。制御部6は
このような動作停止状態で電源が回復するのを待つ。
【0005】電源回復を待っている状態で電源が立ち上
がると、そのことを検出した停電検出回路12は制御部
6に対するパワーオフ信号SOFF を解除する。図4に示
すように、制御部6は、パワーオフ信号SOFF の解除に
よって停電解除を検知し(ステップS1)、メモリ8か
ら停電時の実行アドレスを読み出し(ステップS2)、
その実行アドレスからプログラムを引き続いて実行する
(ステップS3)。
【0006】
【発明が解決しようとする課題】上記のように従来の電
子機器の停電解除システムでは、停電中においてバッテ
リ10およびメモリ8の状態が正常であるとの前提条件
のもとで、電源立ち上がり後にプログラムを停電時の実
行アドレスから引き続き実行するようにプログラムルー
チンが組み込まれている。
【0007】しかしながら、この前提条件がくずれ、バ
ッテリ10の不良や劣化や消費などによりバッテリ電圧
が制御部6の動作やメモリ8の記憶を保障する規定電圧
よりも降下している場合には、メモリ8の記憶内容が消
失したり不測に変化したりしてしまう(メモリ化け)。
そのため、電源立ち上がり後に制御部6がどのアドレス
からプログラムを再開してよいか不明となり、制御部6
が暴走するおそれがある。
【0008】制御部6が暴走したとき、そのことに気付
いたオペレータがリセットスイッチ16を押し操作すれ
ば、リセット回路14から制御部6とメモリ8とにリセ
ット信号SRST を出力し、制御部6およびメモリ8を初
期化する。
【0009】しかし、制御部6の暴走のために、例えば
プリンタにおけるソレノイドのように比較的大電流で駆
動する負荷回路に対して常時的に電流が供給されてしま
うようになった場合、そのドライバを構成しているトラ
ンジスタなどの電子素子が過電流によって破壊された
り、あるいは安全のために設けてあるヒューズが溶断し
たりするおそれがある。
【0010】本発明は、このような事情に鑑みて創案さ
れたものであって、バッテリの不良や劣化や消費のため
に所期通りのバックアップが行われていない状態で電源
が回復したとき、制御部の暴走を回避して暴走に起因す
る被害を防止することを目的とする。
【0011】
【課題を解決するための手段】本発明は、停電時に制御
部とメモリとをバッテリによりバックアップするととも
に前記制御部は計時動作以外の処理を停止し、かつ、電
源回復に伴ってプログラムを停電時の実行アドレスから
引き続き実行するように構成された電子機器の停電解除
システムにおいて、前記バッテリの電圧を電源回復時に
検出するバッテリ電圧検出回路を設け、検出したバッテ
リ電圧が規定電圧以下のときに前記制御部をリセットす
るように構成するとともに、リセット後の制御部が周辺
機器を初期化するとともにローバッテリのメッセージプ
リントを実行した後、キー入力待ち状態で待機するよう
に構成してあることを特徴とするものである。
【0012】
【作用】停電後の電源回復時においてバックアップ用の
バッテリ電圧が規定電圧以下となっている場合、そのこ
とをバッテリ電圧検出回路が検出して制御部をリセット
する。制御部は、必ず一旦プログラムの実行アドレスの
0番地に戻る。0番地からのプログラムに周辺機器の初
期化を入れておけば、ローバッテリに起因した暴走を生
じることはない。リセット後の制御部は、周辺機器を初
期化し、ローバッテリのメッセージプリントを行い、ユ
ーザーにローバッテリであることを知らせる。
【0013】
【実施例】以下、本発明に係る電子機器の停電解除シス
テムの一実施例を図面に基づいて詳細に説明する。
【0014】図1は実施例に係る電子式金銭登録機(E
CR)の停電解除システムの概要を示すブロック回路図
である。
【0015】AC入力を受けるコンセントプラグ22
に、交流を一定電圧の直流に変換する安定化電源24が
接続されている。安定化電源24からの出力は、制御部
26,メモリ28,周辺機器30に電源として供給され
ている。制御部26は、時計機能を有するCPU(中央
演算処理装置)とROM(リードオンリーメモリ)とを
LSIに組み込んだものであり、メモリ28はRAM
(ランダムアクセスメモリ)をLSIに組み込んだもの
である。周辺機器30とは、キーボード,プリンタ,デ
ィスプレイ,ドロアなどを総称したものであり、それら
は各々制御部26によって制御されるようになってい
る。
【0016】安定化電源24に接続された停電検出回路
32は、停電を検出したときに制御部26に対してパワ
ーオフ信号SOFF を出力するとともに、電源回復時にパ
ワーオフ信号SOFF を解除するようになっている。リセ
ット回路34は、手動のリセットスイッチ36のオン操
作により制御部26およびメモリ28に対してリセット
信号SRST1,SRST2を出力するように構成されている。
【0017】安定化電源24からの制御部26およびメ
モリ28への電源ラインに対して充放電コントロール回
路38を介してバックアップ用のバッテリ40が接続さ
れている。このバッテリ40は二次電池である。バッテ
リ電圧検出回路42は、停電後の電源回復時にバッテリ
40の電圧を充放電コントロール回路38において検出
し、そのバッテリ電圧が規定電圧以下のときにリセット
回路34を介して制御部26に対しリセット信号SRST1
を出力するように構成されている。このバッテリ電圧検
出回路42は、その電源を安定化電源24から供給され
ているとともに、起動制御端子が停電検出回路32の出
力端子に接続されている。
【0018】次に、以上のように構成された電子式金銭
登録機の停電解除システムの動作を説明する。
【0019】制御部26が動作している状態で停電が発
生したとする。すると、安定化電源24から制御部2
6,メモリ28,周辺機器30,バッテリ電圧検出回路
42に対する給電が停止される。制御部26およびメモ
リ28に対しては、安定化電源24に代わってバッテリ
40からの給電が行われ、制御部26の動作とメモリ2
8の記憶とはバックアップされる。
【0020】停電が発生すると、停電検出回路32がそ
の停電を検出し、制御部26に対してパワーオフ信号S
OFF を出力する。制御部26は、パワーオフ信号SOFF
を入力すると、その時点で実行していた実行アドレスを
メモリ28に書き込んだ後、時刻をカウントアップする
計時動作以外の処理を停止し、その動作停止状態で電源
が回復するのを待つ。
【0021】次に、図2に示すフローチャートに従っ
て、電源回復時の動作を説明する。電源が回復して安定
化電源24による電源が立ち上がると、バッテリ40は
放電状態から充電状態に切り換えられ、また、制御部2
6,メモリ28,周辺機器30に対する安定化電源24
からの電源供給が再開される。また、バッテリ電圧検出
回路42は、安定化電源24からの給電を受けるととも
に停電検出回路32から出力されていたパワーオフ信号
OFF が解除されることにより、充放電コントロール回
路38を介してバッテリ40の電圧をチェックする。
【0022】この電源立ち上がり時においてバッテリ電
圧が規定電圧よりも高い場合は、制御部26はステップ
S11からの動作を開始するが、バッテリ電圧が規定電
圧以下となっている場合には、ステップS21からの動
作を開始する。
【0023】まず、電源立ち上がり時のバッテリ電圧が
規定電圧よりも高い場合について説明する。この場合、
バッテリ電圧検出回路42から制御部26に対するリセ
ット信号SRST1の出力はない。パワーオフ信号SOFF
解除によって停電解除を検知し(ステップS11)、メ
モリ28から停電時の実行アドレスを読み出し(ステッ
プS12)、その実行アドレスからプログラムを引き続
いて実行する(ステップS13)。そのプログラムの実
行が終了すると、キー入力を待つ(ステップS30)。
【0024】次に、電源立ち上がり時のバッテリ電圧が
規定電圧以下の場合について説明する。この場合は、メ
モリ28に格納されているデータが化けている可能性が
ある。バッテリ電圧検出回路42から制御部26に対し
てリセット信号SRST1が出力される。制御部26は、一
旦プログラムの実行アドレスの0番地に戻されるため暴
走を起こすことが阻止される。そして、周辺機器30を
イニシャライズする(ステップS21)。これにより、
周辺機器30におけるプリンタやドロアのソレノイドの
ドライバに過剰な電流が流れること、ひいてはドライバ
を構成するトランジスタなどの電子素子を破壊から保護
する。また、ヒューズの溶断も回避する。
【0025】次に、メモリ28における特定のアドレス
からそこに格納されているデータを読み出す(ステップ
S24)。そして、そのデータが所定のデータと一致す
るかどうか、つまり、メモリ28における記憶内容にメ
モリ化けが生じていないかどうかを判断する(ステップ
S25)。一致するときは、周辺機器30におけるプリ
ンタを制御してローバッテリのメッセージプリントを実
行する(ステップS26)。不一致のときは、プリンタ
を制御してローバッテリとメモリ化けのメッセージプリ
ントを実行する(ステップS27)。そして、いずれの
メッセージプリントの場合も、それが終了すると、キー
入力を待つ状態に進む(ステップS30)。
【0026】なお、特定のアドレスに対する所定のデー
タの格納は、機器の正常状態において電源立ち上げ時に
制御部26が自動的に行うものとする。
【0027】
【発明の効果】以上のように、本発明によれば、電源回
復時にバッテリ電圧をチェックし、それが規定電圧以下
のときには制御部をリセットしてプログラム実行アドレ
スの0番地に戻すから、ローバッテリに起因した暴走を
防止でき、過電流等に起因した素子破壊やヒューズ溶断
を防止することができる。また、ローバッテリのメッセ
ージプリントによって、ユーザーにローバッテリである
ことを積極的に知らせることができる。
【図面の簡単な説明】
【図1】実施例に係る電子機器(電子式金銭登録機)の
停電解除システムの概要を示すブロック回路図である。
【図2】実施例における電源回復時の動作を示すフロー
チャートである。
【図3】従来例に係る電子機器(電子式金銭登録機)の
停電解除システムの概要を示すブロック回路図である。
【図4】従来例における電源回復時の動作を示すフロー
チャートである。
【符号の説明】
24 安定化電源 26 制御部 28 メモリ 30 周辺機器 32 停電検出回路 34 リセット回路 38 充放電コントロール回路 40 バッテリ 42 バッテリ電圧検出回路 SOFF パワーオフ信号 SRST1 リセット信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 停電時に制御部とメモリとをバッテリに
    よりバックアップするとともに前記制御部は計時動作以
    外の処理を停止し、かつ、電源回復に伴ってプログラム
    を停電時の実行アドレスから引き続き実行するように構
    成された電子機器の停電解除システムにおいて、前記バ
    ッテリの電圧を電源回復時に検出するバッテリ電圧検出
    回路を設け、検出したバッテリ電圧が規定電圧以下のと
    きに前記制御部をリセットするように構成するととも
    に、リセット後の制御部が周辺機器を初期化するととも
    にローバッテリのメッセージプリントを実行した後、キ
    ー入力待ち状態で待機するように構成してあることを特
    徴とする電子機器の停電解除システム。
JP4055136A 1992-03-13 1992-03-13 電子機器の停電解除システム Pending JPH05257572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4055136A JPH05257572A (ja) 1992-03-13 1992-03-13 電子機器の停電解除システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4055136A JPH05257572A (ja) 1992-03-13 1992-03-13 電子機器の停電解除システム

Publications (1)

Publication Number Publication Date
JPH05257572A true JPH05257572A (ja) 1993-10-08

Family

ID=12990371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4055136A Pending JPH05257572A (ja) 1992-03-13 1992-03-13 電子機器の停電解除システム

Country Status (1)

Country Link
JP (1) JPH05257572A (ja)

Similar Documents

Publication Publication Date Title
US5875345A (en) Information processing system having dual power saving modes
US20040037156A1 (en) Semiconductor integrated circuit
JPH0612153A (ja) プログラマブルコントローラ
JPH07248858A (ja) 停電処理機能を有する電子機器
JPH04329413A (ja) 情報処理方法及び装置
JPH05257572A (ja) 電子機器の停電解除システム
JPH06250939A (ja) データ処理装置
JPH09251063A (ja) 電池電源を備えた電子機器
JPH0736574A (ja) 電子機器の初期化装置及び方法
JPS63217455A (ja) Ramバツクアツプシステム
JPH0628267A (ja) 情報処理装置
JPH0527875A (ja) 電子機器
JP2618514B2 (ja) 電子機器の電源装置
JP7198065B2 (ja) コンピュータシステム及び制御方法
JPH0687213B2 (ja) データ処理装置
JP2002160423A (ja) 画像形成装置
JPH07129285A (ja) 電源制御回路
JPH06225452A (ja) 電源供給装置
JP2533116B2 (ja) デ−タ処理装置
JPH0588790A (ja) 電源制御方式
JPH0329015A (ja) コンピュータ利用機器の瞬時停電処理装置
JPH06337727A (ja) 自動運転制御装置
JPS62214419A (ja) 演算制御装置
JPH04359305A (ja) パーソナルコンピュータ
JPH0887431A (ja) 中央処理装置の異常検出装置