JPH05251707A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH05251707A JPH05251707A JP4665692A JP4665692A JPH05251707A JP H05251707 A JPH05251707 A JP H05251707A JP 4665692 A JP4665692 A JP 4665692A JP 4665692 A JP4665692 A JP 4665692A JP H05251707 A JPH05251707 A JP H05251707A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon dioxide
- metal silicide
- refractory metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 配線材料として高融点金属シリサイドを用い
てもクラックのない薄膜トランジスタを提供する。 【構成】 薄膜トランジスタは、ガラス基板２０１と、
ガラス基板２０１上に形成された配線材料としての高融
点金属シリサイド膜２０３と、高融点金属シリサイド膜
２０３を含むガラス基板２０１を含むガラス基板２０１
の両面に形成された２酸化珪素膜２０２とを有する。
てもクラックのない薄膜トランジスタを提供する。 【構成】 薄膜トランジスタは、ガラス基板２０１と、
ガラス基板２０１上に形成された配線材料としての高融
点金属シリサイド膜２０３と、高融点金属シリサイド膜
２０３を含むガラス基板２０１を含むガラス基板２０１
の両面に形成された２酸化珪素膜２０２とを有する。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置などを駆動
するのに用いられる薄膜トランジスタおよびその製造方
法に関する。
するのに用いられる薄膜トランジスタおよびその製造方
法に関する。
【０００２】
【従来の技術】従来の薄膜トランジスタの製造方法は、
ソース，ドレイン領域およびチャネル層となるべき第１
の多結晶珪素層を形成し、この膜の表面に熱酸化法など
によってゲート絶縁膜となる第１の２酸化珪素層を形成
する。次に、ゲート電極や走査線となるべき第２の多結
晶珪素層を形成した後に、第２の多結晶珪素層に燐を拡
散させることにより第２の多結晶珪素層の抵抗値を低下
させる。ここで、ＬＳＩ産業ではゲート電極になる部分
の膜を配線膜とする場合もあり、この膜の配線抵抗を低
下させたい時は高融点金属シリサイド膜が用いられてい
た。次に、ソースおよびドレイン領域を形成するために
ゲート電極をマスクにして、不純物イオンを第１の多結
晶珪素層のソースおよびドレインとなるべき領域に打ち
込む。次に、層間絶縁膜となる第２の２酸化珪素層を化
学気相成長（ＣＶＤ）法またはスパッタリング法などで
形成し、第２の２酸化珪素層の膜質の向上と、ソースお
よびドレイン領域に導入された不純物イオンを活性化を
するために、約１０００℃の温度でアニーリングする。
次に、ソースおよびドレイン領域、かつゲート電極から
引出し配線を形成するために、２酸化珪素膜にコンタク
トホールを開口して、スパッタリング法などで形成され
たアルミニウム膜を走査線以外の配線膜として使用して
きた。
ソース，ドレイン領域およびチャネル層となるべき第１
の多結晶珪素層を形成し、この膜の表面に熱酸化法など
によってゲート絶縁膜となる第１の２酸化珪素層を形成
する。次に、ゲート電極や走査線となるべき第２の多結
晶珪素層を形成した後に、第２の多結晶珪素層に燐を拡
散させることにより第２の多結晶珪素層の抵抗値を低下
させる。ここで、ＬＳＩ産業ではゲート電極になる部分
の膜を配線膜とする場合もあり、この膜の配線抵抗を低
下させたい時は高融点金属シリサイド膜が用いられてい
た。次に、ソースおよびドレイン領域を形成するために
ゲート電極をマスクにして、不純物イオンを第１の多結
晶珪素層のソースおよびドレインとなるべき領域に打ち
込む。次に、層間絶縁膜となる第２の２酸化珪素層を化
学気相成長（ＣＶＤ）法またはスパッタリング法などで
形成し、第２の２酸化珪素層の膜質の向上と、ソースお
よびドレイン領域に導入された不純物イオンを活性化を
するために、約１０００℃の温度でアニーリングする。
次に、ソースおよびドレイン領域、かつゲート電極から
引出し配線を形成するために、２酸化珪素膜にコンタク
トホールを開口して、スパッタリング法などで形成され
たアルミニウム膜を走査線以外の配線膜として使用して
きた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
従来の技術では、ゲート電極と同一工程で同層に形成さ
れる第１の配線膜となる走査線が、燐を拡散させた第２
の多結晶珪素層だけで形成されているために、走査線の
配線抵抗が比較的高く、薄膜トランジスタを用いたアク
ティブマトリックス素子の表示特性が向上しなかった。
従来の技術では、ゲート電極と同一工程で同層に形成さ
れる第１の配線膜となる走査線が、燐を拡散させた第２
の多結晶珪素層だけで形成されているために、走査線の
配線抵抗が比較的高く、薄膜トランジスタを用いたアク
ティブマトリックス素子の表示特性が向上しなかった。
【０００４】通常、第２の多結晶珪素層の抵抗をできる
だけ低くするために、熱拡散によって燐を導入するが、
第２の多結晶珪素層の膜厚が５０００Åのとき、この膜
の抵抗は１５Ω／□まで低くするのが限界である。今後
の液晶表示パネルの大型化および高精細化の進行を実現
するためには、走査線の配線抵抗の低下が必要である。
そのために、走査線を第１の多結晶珪素層から、第２の
多結晶珪素層を形成し、さらに、高融点金属シリサイド
を形成した２層構造に変更する方法や、高融点金属シリ
サイドの単層膜に変更する方法がある。このような方法
は、ＬＳＩプロセスにおいて耐熱性の必要な配線で低い
配線抵抗が要求される場合に使用されている。
だけ低くするために、熱拡散によって燐を導入するが、
第２の多結晶珪素層の膜厚が５０００Åのとき、この膜
の抵抗は１５Ω／□まで低くするのが限界である。今後
の液晶表示パネルの大型化および高精細化の進行を実現
するためには、走査線の配線抵抗の低下が必要である。
そのために、走査線を第１の多結晶珪素層から、第２の
多結晶珪素層を形成し、さらに、高融点金属シリサイド
を形成した２層構造に変更する方法や、高融点金属シリ
サイドの単層膜に変更する方法がある。このような方法
は、ＬＳＩプロセスにおいて耐熱性の必要な配線で低い
配線抵抗が要求される場合に使用されている。
【０００５】しかし、配線膜として利用する高融点金属
シリサイド膜は、基板が反ると高融点金属シリサイド膜
は硬いために、クラックが生じ易いという問題点があっ
た。
シリサイド膜は、基板が反ると高融点金属シリサイド膜
は硬いために、クラックが生じ易いという問題点があっ
た。
【０００６】図５（ａ）および（ｂ）は、石英を含むガ
ラス基板５０１の片側に常圧ＣＶＤ法、または、スパッ
タリング法により２酸化珪素膜５０２を形成した場合の
模式的断面図である。図５（ｂ）において、５０３は薄
膜トランジスタ、または、薄膜トランジスタ間の配線膜
を構成する高融点金属シリサイドからなる島である。常
圧ＣＶＤ法により２酸化珪素膜を形成するには、ガラス
基板５０１を支持する基板ホルダを加熱しながら原料ガ
スを導入する。この常圧ＣＶＤ法では基板の片側にしか
２酸化珪素膜を形成することができない。従って、この
２酸化珪素膜を形成する前に、高融点金属シリサイドか
らなる島を形成すると、ガラス基板の反りにより、高融
点金属シリサイド膜に応力がかかり、クラックの原因と
なる。従って、高融点金属シリサイド膜を薄膜トランジ
スタの形成過程で用いる場合には、常圧ＣＶＤ法により
２酸化珪素膜を形成しない方がよい。
ラス基板５０１の片側に常圧ＣＶＤ法、または、スパッ
タリング法により２酸化珪素膜５０２を形成した場合の
模式的断面図である。図５（ｂ）において、５０３は薄
膜トランジスタ、または、薄膜トランジスタ間の配線膜
を構成する高融点金属シリサイドからなる島である。常
圧ＣＶＤ法により２酸化珪素膜を形成するには、ガラス
基板５０１を支持する基板ホルダを加熱しながら原料ガ
スを導入する。この常圧ＣＶＤ法では基板の片側にしか
２酸化珪素膜を形成することができない。従って、この
２酸化珪素膜を形成する前に、高融点金属シリサイドか
らなる島を形成すると、ガラス基板の反りにより、高融
点金属シリサイド膜に応力がかかり、クラックの原因と
なる。従って、高融点金属シリサイド膜を薄膜トランジ
スタの形成過程で用いる場合には、常圧ＣＶＤ法により
２酸化珪素膜を形成しない方がよい。
【０００７】また、スパッタリング法においてもガラス
基板５０１を支持する基板ホルダを加熱しながら、２酸
化珪素ターゲットをスパッタしながらガラス基板５０１
上に２酸化珪素膜５０２を形成させる。このスパッタリ
ング法によれば、２酸化珪素膜５０２はガラス基板５０
１の片側のみしか形成することができない。
基板５０１を支持する基板ホルダを加熱しながら、２酸
化珪素ターゲットをスパッタしながらガラス基板５０１
上に２酸化珪素膜５０２を形成させる。このスパッタリ
ング法によれば、２酸化珪素膜５０２はガラス基板５０
１の片側のみしか形成することができない。
【０００８】このように、常圧ＣＶＤ法またはスパッタ
リング法ではガラス基板５０１の片側にしか２酸化珪素
膜５０２を形成することができないために、図５（ｂ）
に示したように島５０３があろうとなかろうとガラス基
板５０１が片側に反ってしまう現象が起きる。
リング法ではガラス基板５０１の片側にしか２酸化珪素
膜５０２を形成することができないために、図５（ｂ）
に示したように島５０３があろうとなかろうとガラス基
板５０１が片側に反ってしまう現象が起きる。
【０００９】また、常圧ＣＶＤ法では大量の粒子が発生
し、膜厚が不均一となるので好ましくない。
し、膜厚が不均一となるので好ましくない。
【００１０】また、モリブデンシリサイド，チタンシリ
サイド，タンタルシリサイド，タングステンシリサイド
等の高融点金属シリサイドを、薄膜トランジスタのゲー
ト電極や配線膜材料に使用すると、内部応力が大きいた
めに薄膜トランジスタを形成する際に形成される。例え
ば、２酸化珪素膜の１部分にクラックが生じたり、高融
点金属シリサイド膜自身にクラックが生じたりする。薄
膜トランジスタを形成する膜にクラックが生じると、素
子が機能しなくなったり素子間の配線の断線を生じて、
薄膜トランジスタが動かなくなる。薄膜トランジスタを
用いたアクティブマトリックス素子などでは、点欠陥や
線欠陥を引き起こす要因となる。
サイド，タンタルシリサイド，タングステンシリサイド
等の高融点金属シリサイドを、薄膜トランジスタのゲー
ト電極や配線膜材料に使用すると、内部応力が大きいた
めに薄膜トランジスタを形成する際に形成される。例え
ば、２酸化珪素膜の１部分にクラックが生じたり、高融
点金属シリサイド膜自身にクラックが生じたりする。薄
膜トランジスタを形成する膜にクラックが生じると、素
子が機能しなくなったり素子間の配線の断線を生じて、
薄膜トランジスタが動かなくなる。薄膜トランジスタを
用いたアクティブマトリックス素子などでは、点欠陥や
線欠陥を引き起こす要因となる。
【００１１】そこで、本発明の目的は、液晶表示パネル
等で用いられる走査線の配線抵抗を低下させることな
く、基板が反って高融点金属シリサイド膜にクラックを
生じ素子間に配線の断線を生じさせることのない薄膜ト
ランジスタおよびその製造方法を提供することにある。
等で用いられる走査線の配線抵抗を低下させることな
く、基板が反って高融点金属シリサイド膜にクラックを
生じ素子間に配線の断線を生じさせることのない薄膜ト
ランジスタおよびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】薄膜トランジスタの形成
において、２酸化珪素膜に最も応力を生じせしめる工程
は、常圧ＣＶＤ法またはスパッタリング法により２酸化
珪素膜をガラス基板の片側に形成させる工程である。
において、２酸化珪素膜に最も応力を生じせしめる工程
は、常圧ＣＶＤ法またはスパッタリング法により２酸化
珪素膜をガラス基板の片側に形成させる工程である。
【００１３】このため、２酸化珪素膜の形成において、
最も応力を小さくするためには、基板の両面に２酸化珪
素膜を減圧ＣＶＤ法により形成させる方法が最も良いこ
とを見いだし、本発明を完成するに至った。
最も応力を小さくするためには、基板の両面に２酸化珪
素膜を減圧ＣＶＤ法により形成させる方法が最も良いこ
とを見いだし、本発明を完成するに至った。
【００１４】そこで、本発明の薄膜トランジスタは、基
板上に形成された配線材料としての高融点金属シリサイ
ド膜と、前記高融点金属シリサイド膜を含む基板の両面
に形成された２酸化珪素膜とを有することを特徴とす
る。
板上に形成された配線材料としての高融点金属シリサイ
ド膜と、前記高融点金属シリサイド膜を含む基板の両面
に形成された２酸化珪素膜とを有することを特徴とす
る。
【００１５】また、本発明の薄膜トランジスタの製造方
法は、基板上に配線材料としての高融点金属シリサイド
膜を形成する工程と、前記高融点金属シリサイド膜を含
む前記基板の両面に２酸化珪素膜を減圧ＣＶＤ法により
形成する工程とを含むことを特徴とする。
法は、基板上に配線材料としての高融点金属シリサイド
膜を形成する工程と、前記高融点金属シリサイド膜を含
む前記基板の両面に２酸化珪素膜を減圧ＣＶＤ法により
形成する工程とを含むことを特徴とする。
【００１６】
【作用】本発明によれば、基板上に形成する配線材料と
して高融点金属シリサイド膜を用いる際に、２酸化珪素
膜を減圧ＣＶＤ法により基板の両面に形成することによ
り、ガラス基板は反ることがなく、高融点金属シリサイ
ド膜のクラックを減少させることができる。
して高融点金属シリサイド膜を用いる際に、２酸化珪素
膜を減圧ＣＶＤ法により基板の両面に形成することによ
り、ガラス基板は反ることがなく、高融点金属シリサイ
ド膜のクラックを減少させることができる。
【００１７】さらに、本発明によれば、高融点金属シリ
サイドを用いているために走査線の配線抵抗を低下させ
ることができる。
サイドを用いているために走査線の配線抵抗を低下させ
ることができる。
【００１８】
【実施例】以下、図面を参照しつつ本発明の実施例を詳
細に説明する。
細に説明する。
【００１９】図１は本発明に係わる薄膜トランジスタを
製造するための装置の一例を示す模式的斜視図である。
製造するための装置の一例を示す模式的斜視図である。
【００２０】チャンバー１０１内に収容された基板１０
２は、基板支持体１０３により互いに平行となるように
支持されている。
２は、基板支持体１０３により互いに平行となるように
支持されている。
【００２１】不図示の加熱源によりチャンバー１０１内
の基板１０２を加熱して、チャンバー１０１内に原料ガ
スを導入して基板１０２の両面に２酸化珪素膜を形成し
た。
の基板１０２を加熱して、チャンバー１０１内に原料ガ
スを導入して基板１０２の両面に２酸化珪素膜を形成し
た。
【００２２】図２（ａ）は、ガラス基板２０１の両面に
直接、２酸化珪素膜２０２を形成させた場合の模式的断
面図である。
直接、２酸化珪素膜２０２を形成させた場合の模式的断
面図である。
【００２３】図２（ａ）においては、ガラス基板２０１
の中央と端での反りの違いからトランジスタ素子にかか
る応力を小さくすることができるため、この素子の特性
に違いが生じることを防止することができる。
の中央と端での反りの違いからトランジスタ素子にかか
る応力を小さくすることができるため、この素子の特性
に違いが生じることを防止することができる。
【００２４】図２（ｂ）は、高融点金属シリサイド等か
らなる島２０３を形成させた後に、２酸化珪素膜２０２
をガラス基板２０１の両面に形成させた場合の模式的断
面図である。この時、２酸化珪素膜２０２をガラス基板
２０１の両面から同じ力でガラス基板２０１を引っ張る
ので、島２０３にかかる応力は減少することになる。従
って、島２０３の一部に高融点金属シリサイド膜が用い
られても、この膜のクラックをかなり減少させることが
できる。
らなる島２０３を形成させた後に、２酸化珪素膜２０２
をガラス基板２０１の両面に形成させた場合の模式的断
面図である。この時、２酸化珪素膜２０２をガラス基板
２０１の両面から同じ力でガラス基板２０１を引っ張る
ので、島２０３にかかる応力は減少することになる。従
って、島２０３の一部に高融点金属シリサイド膜が用い
られても、この膜のクラックをかなり減少させることが
できる。
【００２５】ガラス基板２０１の片面に２酸化珪素膜２
０２を形成した場合と両面に形成した場合のガラス基板
２０１の反り量の違いを表１に示す。
０２を形成した場合と両面に形成した場合のガラス基板
２０１の反り量の違いを表１に示す。
【００２６】
【表１】
【００２７】表１において、数値は反り量（μｍ）であ
って、この反り量は図３（ａ）に示されるように１２０
ｍｍの幅で厚さ１．２ｍｍの石英基板上、図３（ａ）の
対角線Ａ−Ａ′の方向において図３（ｂ）における底と
頭との差で定義した。
って、この反り量は図３（ａ）に示されるように１２０
ｍｍの幅で厚さ１．２ｍｍの石英基板上、図３（ａ）の
対角線Ａ−Ａ′の方向において図３（ｂ）における底と
頭との差で定義した。
【００２８】また、ガラス基板２０１の反りの方向は、
常圧ＣＶＤ法および片面付け減圧ＣＶＤ法において、２
酸化珪素膜２０２がある側を内側にするような方向であ
り、両面付け減圧ＣＶＤ法においては、島２０３のある
側を内側にする方向である。
常圧ＣＶＤ法および片面付け減圧ＣＶＤ法において、２
酸化珪素膜２０２がある側を内側にするような方向であ
り、両面付け減圧ＣＶＤ法においては、島２０３のある
側を内側にする方向である。
【００２９】減圧ＣＶＤ法で２酸化珪素膜を形成して
も、図２（ｂ）のように島２０３が形成されている面の
片側のみに２酸化珪素膜を形成すると、表１に示される
ように、石英基板の反り量が大きくなっている。片面の
みの減圧ＣＶＤ法で、高融点金属シリサイド膜を含む島
上に２酸化珪素膜を形成すると、高融点金属シリサイド
膜にクラックを生じ易くなるのでこの方法は採用すべき
ではない。
も、図２（ｂ）のように島２０３が形成されている面の
片側のみに２酸化珪素膜を形成すると、表１に示される
ように、石英基板の反り量が大きくなっている。片面の
みの減圧ＣＶＤ法で、高融点金属シリサイド膜を含む島
上に２酸化珪素膜を形成すると、高融点金属シリサイド
膜にクラックを生じ易くなるのでこの方法は採用すべき
ではない。
【００３０】しかるに、両面付け減圧ＣＶＤ法によると
島があろうとなかろうと反り量を小さくするかなくすこ
とができる。
島があろうとなかろうと反り量を小さくするかなくすこ
とができる。
【００３１】さらに、片面に２酸化珪素膜を形成する
と、表１に示されるように、島がある場合の基板の反り
量は、島がない場合の基板の反り量と比較して増加す
る。しかし、減圧ＣＶＤ法によりガラス基板の両面に２
酸化珪素膜を形成すると、この場合の基板の反り量は常
圧ＣＶＤ法による基板の反り量と比較して、絶対的な反
り量は小さい。従って、島の一部に高融点金属シリサイ
ド膜を用いこの島を含むガラス基板の両面に２酸化珪素
膜を形成する際には、減圧ＣＶＤ法を用いて形成するの
が好ましい。
と、表１に示されるように、島がある場合の基板の反り
量は、島がない場合の基板の反り量と比較して増加す
る。しかし、減圧ＣＶＤ法によりガラス基板の両面に２
酸化珪素膜を形成すると、この場合の基板の反り量は常
圧ＣＶＤ法による基板の反り量と比較して、絶対的な反
り量は小さい。従って、島の一部に高融点金属シリサイ
ド膜を用いこの島を含むガラス基板の両面に２酸化珪素
膜を形成する際には、減圧ＣＶＤ法を用いて形成するの
が好ましい。
【００３２】減圧ＣＶＤ法では、原料ガスとして、Ｓｉ
（ＯＣ2 Ｈ5 ）4 で表される珪酸エチルの熱分解による
膜の形成が望ましい。この方法で形成された２酸化珪素
膜は膜厚均一性が良好で、応力の分布が均一になり、高
融点金属シリサイド膜にクラックが生じない。
（ＯＣ2 Ｈ5 ）4 で表される珪酸エチルの熱分解による
膜の形成が望ましい。この方法で形成された２酸化珪素
膜は膜厚均一性が良好で、応力の分布が均一になり、高
融点金属シリサイド膜にクラックが生じない。
【００３３】薄膜トランジスタを液晶表示装置に利用す
る時の模式的断面図を図４に示す。４０１は石英を含む
ガラス基板であり、４０２は第１の多結晶珪素層であ
り、４０３はゲート絶縁膜となる第１の２酸化珪素層で
あり、４０４はゲート電極となる第１の配線膜である。
４０５は層間絶縁膜となる第２の２酸化珪素層であり、
４０６は第２の配線膜で、４０７は透明伝導膜であるＩ
ＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜からなる
画素電極であり、４０８は４０６の第２の配線膜と画素
電極４０７の間の電界の直流成分を除去するための第３
の２酸化珪素層である。第１の配線膜４０４の配線抵抗
を低下させるために、高融点金属シリサイド膜を利用す
ると、２酸化珪素膜４０３，４０５，４０８には、高融
点金属シリサイド膜のクラック防止のために、減圧化学
気相成長法で堆積した２酸化珪素膜を用いるのがよい。
第１の２酸化珪素層４０３に、第１の多結晶珪素層４０
２を熱酸化して形成することもあるが、第１の配線膜４
０４に高融点金属シリサイド膜のクラックを誘発するよ
うな応力は生じない。
る時の模式的断面図を図４に示す。４０１は石英を含む
ガラス基板であり、４０２は第１の多結晶珪素層であ
り、４０３はゲート絶縁膜となる第１の２酸化珪素層で
あり、４０４はゲート電極となる第１の配線膜である。
４０５は層間絶縁膜となる第２の２酸化珪素層であり、
４０６は第２の配線膜で、４０７は透明伝導膜であるＩ
ＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜からなる
画素電極であり、４０８は４０６の第２の配線膜と画素
電極４０７の間の電界の直流成分を除去するための第３
の２酸化珪素層である。第１の配線膜４０４の配線抵抗
を低下させるために、高融点金属シリサイド膜を利用す
ると、２酸化珪素膜４０３，４０５，４０８には、高融
点金属シリサイド膜のクラック防止のために、減圧化学
気相成長法で堆積した２酸化珪素膜を用いるのがよい。
第１の２酸化珪素層４０３に、第１の多結晶珪素層４０
２を熱酸化して形成することもあるが、第１の配線膜４
０４に高融点金属シリサイド膜のクラックを誘発するよ
うな応力は生じない。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
基板上に形成する配線材料として高融点金属シリサイド
膜を用い、２酸化珪素膜を減圧ＣＶＤ法により基板の両
面に形成することにより、ガラス基板は反ることがな
く、高融点金属シリサイド膜のクラックを減少させるこ
とができる。
基板上に形成する配線材料として高融点金属シリサイド
膜を用い、２酸化珪素膜を減圧ＣＶＤ法により基板の両
面に形成することにより、ガラス基板は反ることがな
く、高融点金属シリサイド膜のクラックを減少させるこ
とができる。
【００３５】さらに、本発明によれば、高融点金属シリ
サイドを用いているために走査線の配線抵抗を低下させ
ることができる。
サイドを用いているために走査線の配線抵抗を低下させ
ることができる。
【００３６】また、本発明によれば、ゲート電極の配線
材料として低抵抗な高融点金属シリサイドを用いている
ために、アクティブマトリックス素子の表示特性が向上
し、液晶表示パネルの小型化および高精密化を実現する
ことができる。
材料として低抵抗な高融点金属シリサイドを用いている
ために、アクティブマトリックス素子の表示特性が向上
し、液晶表示パネルの小型化および高精密化を実現する
ことができる。
【図１】本発明の薄膜トランジスタを製造するための装
置の一例を示す模式的斜視図である。
置の一例を示す模式的斜視図である。
【図２】本発明の薄膜トランジスタの実施例を示す模式
的断面図である。
的断面図である。
【図３】基板の反り量を求めるための説明図である。
【図４】本発明に係わる薄膜トランジスタを液晶表示装
置に用いた時の模式的断面図である。
置に用いた時の模式的断面図である。
【図５】従来の薄膜トランジスタの模式的断面図であ
る。
る。
２０１ ガラス基板 ２０２ ２酸化珪素膜 ２０３ 島 ４０１ ガラス基板 ４０２ 第１の多結晶珪素層 ４０３ 第１の２酸化珪素層 ４０４ 第１の配線膜 ４０５ 第２の２酸化珪素層 ４０６ 第２の配線膜 ４０７ 画素電極 ４０８ 第３の２酸化珪素層 ５０１ ガラス基板 ５０２ ２酸化珪素膜 ５０３ 島
Claims (3)
- 【請求項１】 基板上に形成された配線材料としての高
融点金属シリサイド膜と、 前記高融点金属シリサイド膜を含む基板の両面に形成さ
れた２酸化珪素膜とを有することを特徴とする薄膜トラ
ンジスタ。 - 【請求項２】 基板上に配線材料としての高融点金属シ
リサイド膜を形成する工程と、 前記高融点金属シリサイド膜を含む前記基板の両面に２
酸化珪素膜を減圧ＣＶＤ法により形成する工程とを含む
ことを特徴とする薄膜トランジスタの製造方法。 - 【請求項３】 前記２酸化珪素膜が珪酸エチルの熱分解
により形成されることを特徴とする請求項２に記載の薄
膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4665692A JPH05251707A (ja) | 1992-03-04 | 1992-03-04 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4665692A JPH05251707A (ja) | 1992-03-04 | 1992-03-04 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251707A true JPH05251707A (ja) | 1993-09-28 |
Family
ID=12753372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4665692A Pending JPH05251707A (ja) | 1992-03-04 | 1992-03-04 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251707A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159243A (en) * | 1978-06-07 | 1979-12-15 | Hitachi Ltd | Liquid crystal dispaly device |
| JPS59121876A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 薄膜デバイス用ガラス基板 |
| JPS62238628A (ja) * | 1986-04-04 | 1987-10-19 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | シリコン及び酸素を含む層を形成する方法 |
| JPS63110750A (ja) * | 1986-10-29 | 1988-05-16 | Sony Corp | 半導体装置 |
| JPH0293071A (ja) * | 1988-09-29 | 1990-04-03 | Toshiba Corp | 薄膜の形成方法 |
| JPH02236282A (ja) * | 1988-10-26 | 1990-09-19 | Texas Instr Inc <Ti> | 有機珪素化合物と三弗化窒素を用いた珪素含有被膜の製法 |
-
1992
- 1992-03-04 JP JP4665692A patent/JPH05251707A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159243A (en) * | 1978-06-07 | 1979-12-15 | Hitachi Ltd | Liquid crystal dispaly device |
| JPS59121876A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 薄膜デバイス用ガラス基板 |
| JPS62238628A (ja) * | 1986-04-04 | 1987-10-19 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | シリコン及び酸素を含む層を形成する方法 |
| JPS63110750A (ja) * | 1986-10-29 | 1988-05-16 | Sony Corp | 半導体装置 |
| JPH0293071A (ja) * | 1988-09-29 | 1990-04-03 | Toshiba Corp | 薄膜の形成方法 |
| JPH02236282A (ja) * | 1988-10-26 | 1990-09-19 | Texas Instr Inc <Ti> | 有機珪素化合物と三弗化窒素を用いた珪素含有被膜の製法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101199007B1 (ko) | 박막 트랜지스터 제조를 위한 저온 프로세스 | |
| KR0186206B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| US7253041B2 (en) | Method of forming a thin film transistor | |
| JP3553410B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| KR100965259B1 (ko) | 유기전계발광표시장치 및 그의 제조방법 | |
| US6686661B1 (en) | Thin film transistor having a copper alloy wire | |
| US5989782A (en) | Method for producing liquid crystal display device | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| JPH05251707A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2679647B2 (ja) | 半導体装置 | |
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| KR100293814B1 (ko) | 박막 트랜지스터의 에치 스톱퍼 형성방법 | |
| JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
| JP3353832B2 (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| JP3986178B2 (ja) | Ａｌ薄膜形成方法 | |
| JP2003172949A (ja) | 表示装置用アレイ基板の製造方法 | |
| JP3214024B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP3197723B2 (ja) | 液晶表示装置 | |
| JPH0677482A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JP3149035B2 (ja) | 薄膜トランジスタおよびその保護絶縁膜の成膜方法 | |
| JP3158307B2 (ja) | 基板熱処理方法 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH08248441A (ja) | 液晶表示装置 | |
| KR100209586B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 | |
| JPH11266020A (ja) | 液晶表示装置製造方法 |