JPH0525082Y2 - - Google Patents
Info
- Publication number
- JPH0525082Y2 JPH0525082Y2 JP1986050505U JP5050586U JPH0525082Y2 JP H0525082 Y2 JPH0525082 Y2 JP H0525082Y2 JP 1986050505 U JP1986050505 U JP 1986050505U JP 5050586 U JP5050586 U JP 5050586U JP H0525082 Y2 JPH0525082 Y2 JP H0525082Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- disk
- selection
- disk device
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は複数の磁気デイスク装置が共通の制
御信号線を介して１台のデイスク制御装置に接続
される場合のデイスク装置選択回路に関するもの
である。
御信号線を介して１台のデイスク制御装置に接続
される場合のデイスク装置選択回路に関するもの
である。
第２図は従来のデイスク装置選択回路の一例を
示すブロツク図であつて、図において１はデイス
ク制御装置、Ａ，Ｂは互にタイプの異なるデイス
ク装置、１００はデイスク制御装置１内に設けら
れる装置選択制御部、Aa，Baはそれぞれデイス
ク装置Ａ，Ｂ内のアドレス設定回路、Ｓ１，…Ｓ
４はそれぞれ選択信号、Ｇ１，…Ｇ４はそれぞれ
選択信号送信ゲート、Ga，Gbは選択信号受信ゲ
ート、Ｌ１，…Ｌ４は制御信号線、SW１，…
SW４はアドレス設定回路Aa，Baの設定スイツ
チである。
示すブロツク図であつて、図において１はデイス
ク制御装置、Ａ，Ｂは互にタイプの異なるデイス
ク装置、１００はデイスク制御装置１内に設けら
れる装置選択制御部、Aa，Baはそれぞれデイス
ク装置Ａ，Ｂ内のアドレス設定回路、Ｓ１，…Ｓ
４はそれぞれ選択信号、Ｇ１，…Ｇ４はそれぞれ
選択信号送信ゲート、Ga，Gbは選択信号受信ゲ
ート、Ｌ１，…Ｌ４は制御信号線、SW１，…
SW４はアドレス設定回路Aa，Baの設定スイツ
チである。
複数のデイスク装置から一つのデイスク装置を
選択するためのアドレス信号は、普通の場合は２
進のデイジタル信号として出力されるが、第２図
に示す例ではアドレス信号をデコードした信号に
相当する選択信号Ｓ１，…Ｓ４が装置選択制御部
１００から出力される。すなわち、デイスク装置
Ａを選択する場合は信号Ｓ１を論理「１」に他の
信号を論理「０」にして、デイスク装置Ｂを選択
する場合は信号Ｓ２を論理「１」に他の信号を論
理「０」にして、第３のデイスク装置（図示せ
ず）を選択する場合は信号Ｓ３を論理「１」に他
の信号を論理「０」にして、第４のデイスク装置
（図示せず）を選択する場合は信号Ｓ４を論理
「１」に他の信号を論理「０」にして出力する。
このように、普通のアドレス信号をデコードした
信号に相当する選択信号を送出する場合をも含め
て、この明細書では「複数の磁気デイスク装置の
うちの任意の１台の磁気デイスク装置を選択する
ピツトパタンのアドレス信号を送出する」と言う
ことにする。上記の例でデイスク装置Ａを選択す
る場合の信号Ｓ１，Ｓ２，Ｓ３，Ｓ４のビツトパ
タンは「1000」である。但し４台のデイスク装置
のうちから任意の１台のデイスク装置を選択する
場合、普通のアドレス信号として２ビツトのデイ
ジタル信号を送出してもよいことは申すまでもな
い。但し、この場合アドレス設定回路の設定スイ
ツチの接続は第２図とは異なるものとなる。
選択するためのアドレス信号は、普通の場合は２
進のデイジタル信号として出力されるが、第２図
に示す例ではアドレス信号をデコードした信号に
相当する選択信号Ｓ１，…Ｓ４が装置選択制御部
１００から出力される。すなわち、デイスク装置
Ａを選択する場合は信号Ｓ１を論理「１」に他の
信号を論理「０」にして、デイスク装置Ｂを選択
する場合は信号Ｓ２を論理「１」に他の信号を論
理「０」にして、第３のデイスク装置（図示せ
ず）を選択する場合は信号Ｓ３を論理「１」に他
の信号を論理「０」にして、第４のデイスク装置
（図示せず）を選択する場合は信号Ｓ４を論理
「１」に他の信号を論理「０」にして出力する。
このように、普通のアドレス信号をデコードした
信号に相当する選択信号を送出する場合をも含め
て、この明細書では「複数の磁気デイスク装置の
うちの任意の１台の磁気デイスク装置を選択する
ピツトパタンのアドレス信号を送出する」と言う
ことにする。上記の例でデイスク装置Ａを選択す
る場合の信号Ｓ１，Ｓ２，Ｓ３，Ｓ４のビツトパ
タンは「1000」である。但し４台のデイスク装置
のうちから任意の１台のデイスク装置を選択する
場合、普通のアドレス信号として２ビツトのデイ
ジタル信号を送出してもよいことは申すまでもな
い。但し、この場合アドレス設定回路の設定スイ
ツチの接続は第２図とは異なるものとなる。
選択信号Ｓ１，…Ｓ４が選択信号送信ゲートＧ
１，…Ｇ４及び制御信号線Ｌ１，…Ｌ４を経て送
出される場合、デイスク装置Ａでは制御信号線Ｌ
１に接続される設定スイツチSW１だけを閉接し
ておき、デイスク装置Ｂでは制御信号線Ｌ２に接
続される設定スイツチSW２だけを閉接しておけ
ば、デイスク制御装置１において選択信号Ｓ１を
論理「１」にしたときゲートGaから論理「１」
の信号が出力されてデイスク装置Ａが選択され、
選択信号Ｓ２を論理「１」にしたときゲートGb
から論理「１」の信号が出力されてデイスク装置
Ｂが選択される。
１，…Ｇ４及び制御信号線Ｌ１，…Ｌ４を経て送
出される場合、デイスク装置Ａでは制御信号線Ｌ
１に接続される設定スイツチSW１だけを閉接し
ておき、デイスク装置Ｂでは制御信号線Ｌ２に接
続される設定スイツチSW２だけを閉接しておけ
ば、デイスク制御装置１において選択信号Ｓ１を
論理「１」にしたときゲートGaから論理「１」
の信号が出力されてデイスク装置Ａが選択され、
選択信号Ｓ２を論理「１」にしたときゲートGb
から論理「１」の信号が出力されてデイスク装置
Ｂが選択される。
ところで、一般にデイスク装置には異なつたタ
イプのものがある。たとえば、フレキシブルデイ
スク（flexible disk）装置でいえば、ダブルデン
シテイ（double density、倍密度）のフレキシブ
ルデイスク（以下2Dデイスクという）のデータ
を読出しあるいはそれにデータを書込むことので
きるダブルデンシテイフレキシブルデイスク装置
（以下2DFDDという）と、ハイデンシテイ（high
density，高密度）のフレキシブルデイスク（以
下HDデイスクという）のデータを読出しあるい
はそれにデータを書込むことのできるハイデンシ
テイフレキシブルデイスク装置（以下HDFDDと
いう）などが混在してデイスク制御装置１に接続
される場合がある。
イプのものがある。たとえば、フレキシブルデイ
スク（flexible disk）装置でいえば、ダブルデン
シテイ（double density、倍密度）のフレキシブ
ルデイスク（以下2Dデイスクという）のデータ
を読出しあるいはそれにデータを書込むことので
きるダブルデンシテイフレキシブルデイスク装置
（以下2DFDDという）と、ハイデンシテイ（high
density，高密度）のフレキシブルデイスク（以
下HDデイスクという）のデータを読出しあるい
はそれにデータを書込むことのできるハイデンシ
テイフレキシブルデイスク装置（以下HDFDDと
いう）などが混在してデイスク制御装置１に接続
される場合がある。
このような場合、2Dデイスクを2DFDDでデー
タを読出す場合と、HDデイスクをHDFDDでデ
ータを読出す場合と、さらには2Dデイスクを
HDFDDでデータを読出す場合とではデイスク制
御装置１とデイスク装置との間のデータ転送速度
は一般には異なる。したがつて、デイスク制御装
置１では選択接続されたデイスク装置のタイプを
読取り、そのタイプに適合するデータ転送速度を
デイスク制御装置１内のデータ受信回路（図示せ
ず）に設定してデータを読取らねばならない。誤
つたデータ転送速度でデータを読出すと、データ
のロス等のエラーを発生することがある。
タを読出す場合と、HDデイスクをHDFDDでデ
ータを読出す場合と、さらには2Dデイスクを
HDFDDでデータを読出す場合とではデイスク制
御装置１とデイスク装置との間のデータ転送速度
は一般には異なる。したがつて、デイスク制御装
置１では選択接続されたデイスク装置のタイプを
読取り、そのタイプに適合するデータ転送速度を
デイスク制御装置１内のデータ受信回路（図示せ
ず）に設定してデータを読取らねばならない。誤
つたデータ転送速度でデータを読出すと、データ
のロス等のエラーを発生することがある。
従来の回路は以上のように構成されているの
で、デイスク制御装置に選択接続されるデイスク
装置のタイプは、当該デイスク装置からはデイス
ク制御装置へは通知されず、その為デイスク制御
装置が装置内のデータ受信回路に設定するデータ
転送速度を選択接続されるデイスク装置に対応し
て正しい値とすることが困難であり、誤つたデー
タ転送速度を設定するとデータの読取時にエラー
を発生することがあるという問題点があつた。
で、デイスク制御装置に選択接続されるデイスク
装置のタイプは、当該デイスク装置からはデイス
ク制御装置へは通知されず、その為デイスク制御
装置が装置内のデータ受信回路に設定するデータ
転送速度を選択接続されるデイスク装置に対応し
て正しい値とすることが困難であり、誤つたデー
タ転送速度を設定するとデータの読取時にエラー
を発生することがあるという問題点があつた。
この考案は上記のような問題点を解決するため
になされたもので、デイスク制御装置において選
択接続されるデイスク装置に応じて正しいデータ
転送速度を設定することのできるデイスク装置選
択回路を得ることを目的とする。
になされたもので、デイスク制御装置において選
択接続されるデイスク装置に応じて正しいデータ
転送速度を設定することのできるデイスク装置選
択回路を得ることを目的とする。
この考案では、選択接続されたデイスク装置か
ら、当該デイスク装置のタイプを表す信号を自己
選択応答信号として制御信号線を介してデイスク
制御装置に伝送するようにした。
ら、当該デイスク装置のタイプを表す信号を自己
選択応答信号として制御信号線を介してデイスク
制御装置に伝送するようにした。
選択接続されたデイスク装置のタイプをデイス
ク制御装置が知ることができ、正しいデータ転送
速度を設定することができる。
ク制御装置が知ることができ、正しいデータ転送
速度を設定することができる。
以下この考案の実施例を図面について説明す
る。第１図はこの考案の一実施例を示すブロツク
図であつて、第１図において第２図と同一符号は
同一又は相当部分を示す。但し第１図において制
御信号線Ｌ１，…Ｌ４のうちＬ４は自己選択応答
信号伝送用にあてられ、設定スイツチSW４はタ
イプ信号設定用にあてられる。また、第１図に示
す例ではデイスク装置のタイプにはＡ形（たとえ
ば2DFDD）とＢ形（たとえばHDFDD）の２種
類だけであり、従つて自己選択応答信号は１ビツ
トの信号で、これが論理「１」のときはＢ形、論
理「０」のときはＡ形を表すものとする。第１図
においてGRは自己選択応答信号受信ゲート、SR
は自己選択応答信号である。
る。第１図はこの考案の一実施例を示すブロツク
図であつて、第１図において第２図と同一符号は
同一又は相当部分を示す。但し第１図において制
御信号線Ｌ１，…Ｌ４のうちＬ４は自己選択応答
信号伝送用にあてられ、設定スイツチSW４はタ
イプ信号設定用にあてられる。また、第１図に示
す例ではデイスク装置のタイプにはＡ形（たとえ
ば2DFDD）とＢ形（たとえばHDFDD）の２種
類だけであり、従つて自己選択応答信号は１ビツ
トの信号で、これが論理「１」のときはＢ形、論
理「０」のときはＡ形を表すものとする。第１図
においてGRは自己選択応答信号受信ゲート、SR
は自己選択応答信号である。
デイスク装置Ａでは設定スイツチSW４を開放
し、タイプ信号として論理「０」を設定してお
き、デイスク装置Ｂでは設定スイツチSW４を閉
接しタイプ信号として論理「１」を設定してお
く。
し、タイプ信号として論理「０」を設定してお
き、デイスク装置Ｂでは設定スイツチSW４を閉
接しタイプ信号として論理「１」を設定してお
く。
デイスク装置Ａが選択接続される場合は、選択
信号Ｓ１はＧ１→Ｌ１→SW１を経てSW４の右
側接点に到るが、SW４は開放されているので自
己選択応答信号SRは論理「０」となりデイスク
制御装置１はデイスク装置Ａが選択されたことを
知る。
信号Ｓ１はＧ１→Ｌ１→SW１を経てSW４の右
側接点に到るが、SW４は開放されているので自
己選択応答信号SRは論理「０」となりデイスク
制御装置１はデイスク装置Ａが選択されたことを
知る。
デイスク装置Ｂが選択接続される場合は選択信
号Ｓ２はＬ２→SW２→SW４→Ｌ４→GRを経て
信号SRとして帰つてくるので自己選択応答信号
SRは論理「１」となりデイスク制御装置１はデ
イスク装置Ｂが選択されたことを知る。
号Ｓ２はＬ２→SW２→SW４→Ｌ４→GRを経て
信号SRとして帰つてくるので自己選択応答信号
SRは論理「１」となりデイスク制御装置１はデ
イスク装置Ｂが選択されたことを知る。
なお、第１図に示す実施例ではデイスク装置の
タイプは２種類で、従つて自己選択応答信号は１
ビツトの信号で足りる場合の例を示したが、区別
すべきデイスク装置の種類が３以上の場合は、そ
の種類数に応じて自己選択応答信号のビツト数を
決定し、このビツト数に合せてタイプ信号を設定
するスイツチ数及び自己選択応答信号を伝送する
制御信号線数を決定すればよい。
タイプは２種類で、従つて自己選択応答信号は１
ビツトの信号で足りる場合の例を示したが、区別
すべきデイスク装置の種類が３以上の場合は、そ
の種類数に応じて自己選択応答信号のビツト数を
決定し、このビツト数に合せてタイプ信号を設定
するスイツチ数及び自己選択応答信号を伝送する
制御信号線数を決定すればよい。
以上のようにこの考案によれば、選択接続され
たデイスク装置から当該装置のタイプを表す自己
選択応答信号が返送されるので、そのデイスク装
置のタイプに適合した制御を行うことができる。
たデイスク装置から当該装置のタイプを表す自己
選択応答信号が返送されるので、そのデイスク装
置のタイプに適合した制御を行うことができる。
第１図はこの考案の一実施例を示すブロツク
図、第２図は従来の装置を示すブロツク図。 １はデイスク制御装置、１００は装置選択制御
部、Ａはデイスク装置Ａ形、Ｂはデイスク装置Ｂ
形、Aa，Baはそれぞれアドレス設定回路、Ｓ
１，Ｓ２，Ｓ３はそれぞれ選択信号、Ｌ１，Ｌ
２，Ｌ３，Ｌ４はそれぞれ制御信号線、SW１，
SW２，SW３はアドレス設定スイツチ、SW４は
タイプ信号設定スイツチ、Ga，Gbはそれぞれ選
択信号受信ゲート、SRは自己選択応答信号。尚、
各図中同一符号は同一又は相当部分を示す。
図、第２図は従来の装置を示すブロツク図。 １はデイスク制御装置、１００は装置選択制御
部、Ａはデイスク装置Ａ形、Ｂはデイスク装置Ｂ
形、Aa，Baはそれぞれアドレス設定回路、Ｓ
１，Ｓ２，Ｓ３はそれぞれ選択信号、Ｌ１，Ｌ
２，Ｌ３，Ｌ４はそれぞれ制御信号線、SW１，
SW２，SW３はアドレス設定スイツチ、SW４は
タイプ信号設定スイツチ、Ga，Gbはそれぞれ選
択信号受信ゲート、SRは自己選択応答信号。尚、
各図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【実用新案登録請求の範囲】 異なるタイプの磁気デイスク装置を含む複数の
磁気デイスク装置が１台のデイスク制御装置に共
通の制御信号線を介して接続される場合のデイス
ク装置選択回路において、 上記デイスク制御装置から上記制御信号線上に
上記複数の磁気デイスク装置のうちの任意の１台
の磁気デイスク装置を選択するビツトパタンのア
ドレス信号を送出する手段、 上記複数の磁気デイスク装置の各磁気デイスク
装置に設けられ、上記制御信号線上の上記アドレ
ス信号を入力し、このアドレス信号が当該磁気デ
イスク装置を選択するビツトパタンである時に限
り当該アドレス信号によつて選択信号を発生する
ように設定される各アドレス設定回路、 この各アドレス設定回路に対応して設けられ当
該磁気デイスク装置のタイプを表す信号を設定す
るタイプ信号設定回路、 上記選択信号が発生した場合、上記タイプ信号
設定回路に設定された信号を自己選択応答信号と
して上記制御信号線上に送出する手段、 上記制御信号線上の自己選択応答信号を上記デ
イスク制御装置で受信する手段、 を備えたことを特徴とするデイスク装置選択回
路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986050505U JPH0525082Y2 (ja) | 1986-04-04 | 1986-04-04 | |
| CA000533773A CA1324829C (en) | 1986-04-04 | 1987-04-03 | System of disk device selector circuits for disk controller |
| GB8707970A GB2188761B (en) | 1986-04-04 | 1987-04-03 | System of disk device selector circuits for disk controller |
| US07/033,745 US4858038A (en) | 1986-04-04 | 1987-04-03 | System of disk device selector circuits for disk controller |
| DE19873711274 DE3711274A1 (de) | 1986-04-04 | 1987-04-03 | Waehlschaltungsanordnung zum auswaehlen einer plattenvorrichtung fuer eine plattensteuerung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986050505U JPH0525082Y2 (ja) | 1986-04-04 | 1986-04-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62161348U JPS62161348U (ja) | 1987-10-14 |
| JPH0525082Y2 true JPH0525082Y2 (ja) | 1993-06-24 |
Family
ID=12860815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986050505U Expired - Lifetime JPH0525082Y2 (ja) | 1986-04-04 | 1986-04-04 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4858038A (ja) |
| JP (1) | JPH0525082Y2 (ja) |
| CA (1) | CA1324829C (ja) |
| DE (1) | DE3711274A1 (ja) |
| GB (1) | GB2188761B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130863A (en) * | 1988-04-11 | 1992-07-14 | Canon Kabushiki Kaisha | Digital signal recording apparatus for recording plural kinds of digital information signals having different respective bit rates |
| GB2226666B (en) * | 1988-12-30 | 1993-07-07 | Intel Corp | Request/response protocol |
| US5471637A (en) * | 1988-12-30 | 1995-11-28 | Intel Corporation | Method and apparatus for conducting bus transactions between two clock independent bus agents of a computer system using a transaction by transaction deterministic request/response protocol and burst transfer |
| FR2645988A1 (fr) * | 1989-04-14 | 1990-10-19 | Altec Sa | Dispositif pour branchement d'un disque dur amovible |
| US5201055A (en) * | 1989-11-03 | 1993-04-06 | Compaq Computer Corporation | Multiprocessing system includes interprocessor encoding and decoding logic used for communication between two cards through reduced addressing lines |
| US5247633A (en) * | 1990-02-28 | 1993-09-21 | Seagate Technology, Inc. | Configuration of high capacity disk drives with embedded ibm pc-at type computer |
| EP0464551A3 (en) * | 1990-06-25 | 1992-11-19 | Kabushiki Kaisha Toshiba | Method and apparatus for controlling drives coupled to a computer system |
| ATE159108T1 (de) * | 1990-07-19 | 1997-10-15 | Ibm | Personalcomputer mit laufwerk-identifizierung |
| US5142626A (en) * | 1990-07-20 | 1992-08-25 | International Business Machines Corp. | Personal computer with removable media identification |
| EP0484905A3 (en) * | 1990-11-09 | 1994-12-14 | Brier Technology | Interface for disk drives |
| CA2101848A1 (en) * | 1991-02-06 | 1992-08-07 | Robert Walsh | Disk drive array memory system using nonuniform disk drives |
| US5301300A (en) * | 1991-02-14 | 1994-04-05 | Advanced Micro Devices, Inc. | Floppy disk drive controller with improved density select |
| US5778254A (en) * | 1992-07-03 | 1998-07-07 | Seiko Epson Corporation | Recording device with connection means to first and second recording device with switch means having a preset connection pattern connecting first and second selection signals |
| EP0654159A4 (en) * | 1992-08-10 | 1998-06-03 | Advanced Logic Res Inc | COMPUTER INTERFACE FOR PERFORMING A PLURALITY OF SEARCHES ON A PLURALITY OF DISK UNITS. |
| US5701514A (en) * | 1994-04-01 | 1997-12-23 | International Business Machines Corporation | System providing user definable selection of different data transmission modes of drivers of an I/O controller transmitting to peripherals with different data transmission rate |
| US6449686B1 (en) * | 1997-03-06 | 2002-09-10 | Micron Technology, Inc. | Method and apparatus for determining removable magnetic media types in a computer after detection of a read error condition |
| TW544991B (en) * | 2002-02-07 | 2003-08-01 | Via Tech Inc | IDE control device suitable for various kinds of clock specifications |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3950735A (en) * | 1974-01-04 | 1976-04-13 | Honeywell Information Systems, Inc. | Method and apparatus for dynamically controlling read/write operations in a peripheral subsystem |
| US4103338A (en) * | 1977-02-28 | 1978-07-25 | Xerox Corporation | Self-diagnostic method and apparatus for disk drive |
| US4183084A (en) * | 1977-06-06 | 1980-01-08 | Digital Equipment Corporation | Secondary storage facility with serial transfer of control messages |
| JPS5833768A (ja) * | 1981-08-21 | 1983-02-28 | Canon Inc | 情報処理装置 |
| JPS58169366A (ja) * | 1982-03-31 | 1983-10-05 | Sony Corp | 磁気デイスク駆動システム |
| JPS59185069A (ja) * | 1983-04-04 | 1984-10-20 | Mitsubishi Electric Corp | 記録媒体読み出し制御システム |
| JPS59207068A (ja) * | 1983-05-10 | 1984-11-24 | Panafacom Ltd | フロツピイデイスク装置 |
| JPH0756725B2 (ja) * | 1983-07-29 | 1995-06-14 | ティアツク株式会社 | ディスク駆動装置 |
-
1986
- 1986-04-04 JP JP1986050505U patent/JPH0525082Y2/ja not_active Expired - Lifetime
-
1987
- 1987-04-03 CA CA000533773A patent/CA1324829C/en not_active Expired - Fee Related
- 1987-04-03 US US07/033,745 patent/US4858038A/en not_active Expired - Lifetime
- 1987-04-03 DE DE19873711274 patent/DE3711274A1/de active Granted
- 1987-04-03 GB GB8707970A patent/GB2188761B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3711274A1 (de) | 1987-10-29 |
| GB8707970D0 (en) | 1987-05-07 |
| GB2188761B (en) | 1990-07-04 |
| JPS62161348U (ja) | 1987-10-14 |
| US4858038A (en) | 1989-08-15 |
| GB2188761A (en) | 1987-10-07 |
| CA1324829C (en) | 1993-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0525082Y2 (ja) | ||
| CA1152649A (en) | Data encoding method and system employing two-thirds code rate with full word look-ahead | |
| US3374463A (en) | Shift and rotate circuit for a data processor | |
| JPS63213014A (ja) | デ−タ処理装置 | |
| CA1275732C (en) | Bidirectional elastic store circuit | |
| JPH039498B2 (ja) | ||
| EP0314524B1 (en) | Digital data processor having data-unscrambling function | |
| JPH0227759B2 (ja) | ||
| JPH0349485Y2 (ja) | ||
| JPS59154836A (ja) | インタ−リ−ブ回路 | |
| JPH0137777B2 (ja) | ||
| US3673580A (en) | Information storage system | |
| JPS60203816A (ja) | 切替器 | |
| JPS6171492A (ja) | 磁気バブル記憶装置 | |
| JPH0222938A (ja) | タイムスロット切替方法 | |
| JPS58158703A (ja) | プログラマブル・コントロ−ラの入出力装置 | |
| JPS54104313A (en) | Recorder and reproducer of signals | |
| JP2571457B2 (ja) | ビデオ機器の制御信号デコード回路 | |
| JPH0132586B2 (ja) | ||
| JPS58146081A (ja) | メモリ入出力回路 | |
| JPH0738996Y2 (ja) | マイクロコンピュータの入出力回路 | |
| FI108586B (fi) | Menetelmä pariteettisymbolien kehittämiseksi ja piirijärjestely menetelmän toteuttamiseksi | |
| JPH0442620A (ja) | 符号復号方法および装置 | |
| JPH0254999B2 (ja) | ||
| JPS6218107A (ja) | 等化回路制御方式 |