JPS6149535A - バイポ−ラ信号送受信回路 - Google Patents
バイポ−ラ信号送受信回路Info
- Publication number
- JPS6149535A JPS6149535A JP17175584A JP17175584A JPS6149535A JP S6149535 A JPS6149535 A JP S6149535A JP 17175584 A JP17175584 A JP 17175584A JP 17175584 A JP17175584 A JP 17175584A JP S6149535 A JPS6149535 A JP S6149535A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bipolar
- signal
- transmission
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明ば２線式時分割双方向伝送におけるバイポーラ信
号送受信回路の改良にある。
号送受信回路の改良にある。
ディジタル加入者線伝送においてバイポーラ信号を用い
た２線式時分割双方向伝送方式がある。
た２線式時分割双方向伝送方式がある。
このような方式を用いて加入者回線を経て送受されるバ
イポーラ信号は常に直流バランスがとれていることが要
求される。これが崩れると、信号伝送に支障を来すから
である。
イポーラ信号は常に直流バランスがとれていることが要
求される。これが崩れると、信号伝送に支障を来すから
である。
従来の２線式時分割双方向伝送回路は第３図に示すよう
な構成を有し、その送信を行なうユニポーラ／バイポー
ラ変換回路ａ （ｂはバイポーラ変換回路、Ｃはドラ
イブ回路である。）とその受信を行なうバイポーラ／ユ
ニポーラ変換回路ｄ （ｅはスイッチ、ｆは等化器、ｇ
はスライス回路、ｈはタイミング再生回路、ｉはフリッ
プフロップ回路である。）とは各々一定時間毎に交互に
動作するように構成されて成るものである。即ち、バー
スト信号が“０”のとき送信データがバイポーラ変換回
路すに入力されてそこでバイポーラ信号に変換され、そ
のバイポーラ信号はドライブ回路Ｃ１トランスｊを介し
て加入者１ｆｔｋに送出される。この送出中、バイポー
ラ／ユニポーラ変換回路ｄのスイッチｅはバースト信号
“０”によりオフにされ、自己の送出データを入力しな
いようにしている。そのバースト信号が゛１パに切り換
えられると、送信データは停止し、加入者線ｋからのバ
イポーラ信号がトランスｊ、スイッチｅを経て等花器ｆ
へ入力されてそこで等化増幅される。そして、等花器ｆ
の出力信号はスライス回路ｇでスライスされてＲＺ倍信
号変換されると共にタイミング再生回路りで受信クロッ
ク信号が再生される。スライス回路ｇからのＲ，Ｚ信号
はタイミング再生回路りからの受信クロック信号により
フリップフロップ回路ｊで識別されてＮＲＺ信号と化さ
れ、この信号が受信データとして受信される。
な構成を有し、その送信を行なうユニポーラ／バイポー
ラ変換回路ａ （ｂはバイポーラ変換回路、Ｃはドラ
イブ回路である。）とその受信を行なうバイポーラ／ユ
ニポーラ変換回路ｄ （ｅはスイッチ、ｆは等化器、ｇ
はスライス回路、ｈはタイミング再生回路、ｉはフリッ
プフロップ回路である。）とは各々一定時間毎に交互に
動作するように構成されて成るものである。即ち、バー
スト信号が“０”のとき送信データがバイポーラ変換回
路すに入力されてそこでバイポーラ信号に変換され、そ
のバイポーラ信号はドライブ回路Ｃ１トランスｊを介し
て加入者１ｆｔｋに送出される。この送出中、バイポー
ラ／ユニポーラ変換回路ｄのスイッチｅはバースト信号
“０”によりオフにされ、自己の送出データを入力しな
いようにしている。そのバースト信号が゛１パに切り換
えられると、送信データは停止し、加入者線ｋからのバ
イポーラ信号がトランスｊ、スイッチｅを経て等花器ｆ
へ入力されてそこで等化増幅される。そして、等花器ｆ
の出力信号はスライス回路ｇでスライスされてＲＺ倍信
号変換されると共にタイミング再生回路りで受信クロッ
ク信号が再生される。スライス回路ｇからのＲ，Ｚ信号
はタイミング再生回路りからの受信クロック信号により
フリップフロップ回路ｊで識別されてＮＲＺ信号と化さ
れ、この信号が受信データとして受信される。
第３図回路は加入者線の両端に設けられるものであるが
、その各ユニポーラ／バイポーラ変換回路ａにおけるバ
イポーラ符号変換は独立に動作する構成とかっている。
、その各ユニポーラ／バイポーラ変換回路ａにおけるバ
イポーラ符号変換は独立に動作する構成とかっている。
そのため、互いに送出するデータの構成によっては、送
受信号の切替え時点においてその信号送受系内でのバイ
ポーラ則が満たされ得ない状態が生ずることがある。
受信号の切替え時点においてその信号送受系内でのバイ
ポーラ則が満たされ得ない状態が生ずることがある。
このような状態は直流バランスを崩し、伝送信号にサグ
を生じさせ、符号量干渉を引き起こすほか、Ｓ／Ｎ劣化
の原因となる。
を生じさせ、符号量干渉を引き起こすほか、Ｓ／Ｎ劣化
の原因となる。
本発明は上述の問題点を解決し得るバイポーラ信号送受
信回路を提供するもので、その手段は伝送回線に接続さ
れるユニポーラ／バイポーラ変換回路及びバイポーラ／
ユニポーラ変換回路を有し、前記伝送回線を介して所定
の時間毎にデータの送受を行なう２線式時分割双方向伝
送回路において、前記バイポーラ／ユニポーラ変換回路
に受信信号の正方間と負方向とを識別する極性識別回路
及び該極性識別回路の出力に応答して受信信号の最終極
性を記憶する回路を設け、前記ユニポーラ／バイポーラ
変換回路に前記記憶回路の最終極性とは反対極性の送信
信号をその送信先頭データから送信せしめるよう送信信
号の極性を切り替える回路を設けて構成したものである
。
信回路を提供するもので、その手段は伝送回線に接続さ
れるユニポーラ／バイポーラ変換回路及びバイポーラ／
ユニポーラ変換回路を有し、前記伝送回線を介して所定
の時間毎にデータの送受を行なう２線式時分割双方向伝
送回路において、前記バイポーラ／ユニポーラ変換回路
に受信信号の正方間と負方向とを識別する極性識別回路
及び該極性識別回路の出力に応答して受信信号の最終極
性を記憶する回路を設け、前記ユニポーラ／バイポーラ
変換回路に前記記憶回路の最終極性とは反対極性の送信
信号をその送信先頭データから送信せしめるよう送信信
号の極性を切り替える回路を設けて構成したものである
。
本発明回路によれば、受信から送信にモードが切り替え
られる際、その受信信号の最終極性が識別記憶され、そ
の最終極性とは反対極性の送信信号がその送信先頭デー
タから送信され始めるから、従来回路の不都合は一掃さ
れ得る。
られる際、その受信信号の最終極性が識別記憶され、そ
の最終極性とは反対極性の送信信号がその送信先頭デー
タから送信され始めるから、従来回路の不都合は一掃さ
れ得る。
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第１図は本発明の一実施例を示し、第２図は第１図実施
例の要部構成詳細図を示す。第１図において、ｌは送信
データ及び送信クロックを受けるバイポーラ符号変換回
路で、線２，３上に送信データが“１”′のとき正のパ
ルスを交互に送出するものである。線２，３はスイッチ
４．５を介してドライブ回路６，７又は７．６へ接続さ
れる。スイッチ４は第２図に示すように、ナンド回路４
１゜４２及び反転入力を有するナンド回路４３から成る
。スイッチ５もスイッチ４と同一構成であるので、その
構成要素に参照番号及び同一の添字を付してその説明を
省略する。ドライブ回路６，７はトランス８を介して加
入者線９に接続される。
例の要部構成詳細図を示す。第１図において、ｌは送信
データ及び送信クロックを受けるバイポーラ符号変換回
路で、線２，３上に送信データが“１”′のとき正のパ
ルスを交互に送出するものである。線２，３はスイッチ
４．５を介してドライブ回路６，７又は７．６へ接続さ
れる。スイッチ４は第２図に示すように、ナンド回路４
１゜４２及び反転入力を有するナンド回路４３から成る
。スイッチ５もスイッチ４と同一構成であるので、その
構成要素に参照番号及び同一の添字を付してその説明を
省略する。ドライブ回路６，７はトランス８を介して加
入者線９に接続される。
スイッチ４，５を構成する回路４．及び５３の一方の入
力には、線２が接続され、回路４３及び５１の一方の入
力には線３が接続される一方、回路４．及び５．の他方
の入力並びに回路４３及び５３の反転入力（他方の入力
）には、スタック回路１０の出力が接続されている。ス
タック回路１０は一致不一致回路１１の出力及びバース
ト信号線１２が接続されている。一致不一致回路１１の
入力には、ランチ回路１３．１４の出力が接続されてい
る。ラッチ回路ｊ３はｊｓ２図に示すように、反転入力
を各別に、ドライブ回路６，７の入力に接続し、出力を
互いの入力に交叉接続したナンド回路１５．１６から成
る。
力には、線２が接続され、回路４３及び５１の一方の入
力には線３が接続される一方、回路４．及び５．の他方
の入力並びに回路４３及び５３の反転入力（他方の入力
）には、スタック回路１０の出力が接続されている。ス
タック回路１０は一致不一致回路１１の出力及びバース
ト信号線１２が接続されている。一致不一致回路１１の
入力には、ランチ回路１３．１４の出力が接続されてい
る。ラッチ回路ｊ３はｊｓ２図に示すように、反転入力
を各別に、ドライブ回路６，７の入力に接続し、出力を
互いの入力に交叉接続したナンド回路１５．１６から成
る。
ランチ回路１４は極性記憶回路で、出力を互いの一方の
入力に交叉接続したナンド回路１７．１８から成り、こ
れらナンド回路の他方の入力には、各別のスライス回路
（コンパ−一タ）１９．２０の出力が接続されている。
入力に交叉接続したナンド回路１７．１８から成り、こ
れらナンド回路の他方の入力には、各別のスライス回路
（コンパ−一タ）１９．２０の出力が接続されている。
これら両スライス回路１９．２０には、スイッチ２１、
トランス８を介して加入者線９が接続される等化層２２
の出力が接続されている。スライス回路１９．２０の出
力は又、オア回路２３を介してフリップフロップ回路２
４のデータ入力に接続され、回路２４のクロック入力に
は、等化層２２の出力信号を受けるタイミング再生回路
２５の出力が接続されている。
トランス８を介して加入者線９が接続される等化層２２
の出力が接続されている。スライス回路１９．２０の出
力は又、オア回路２３を介してフリップフロップ回路２
４のデータ入力に接続され、回路２４のクロック入力に
は、等化層２２の出力信号を受けるタイミング再生回路
２５の出力が接続されている。
上述のように構成される本発明回路の動作を説明する。
説明の都合上、スイッチ４．５が線２．３上の信号Ｅ、
Ｆをドライブ回路６，７の入力信号Ｇ。
Ｆをドライブ回路６，７の入力信号Ｇ。
Ｈとするように切り替えられた状態で送信データを送信
し、その最終データが負で終了し、そして送受が切り替
えられて受信が開始され、そして受信信号の終了信号が
正で終了したとする。この状態においては、Ｈが“１゛
であるから、ランチ回路１３の出力信号Ｉは“０”に保
持され、等化された受信信号Ａが正であるときその出力
信号を出力するスライス回路１９の出力Ｂは“１”とな
り、ラッチ回路１４の出力りは“０”に保持さｉｂる。
し、その最終データが負で終了し、そして送受が切り替
えられて受信が開始され、そして受信信号の終了信号が
正で終了したとする。この状態においては、Ｈが“１゛
であるから、ランチ回路１３の出力信号Ｉは“０”に保
持され、等化された受信信号Ａが正であるときその出力
信号を出力するスライス回路１９の出力Ｂは“１”とな
り、ラッチ回路１４の出力りは“０”に保持さｉｂる。
従って、一致不一致回路１１の出力Ｊは“０”となる。
そして、バースト信号りが“′０”即ち送信となったと
き、スタック回路１０の出力Ｋが“０”となる故、スイ
ッチ４，５はＧ＝Ｆ、Ｈ＝Ｅとなるように切り替えられ
る。これにより、送信データの先頭データはＧが“０”
、Ｈが１°゛となって、加入者線９上に信号パルスの先
頭パルスは負のパルスとなる。
き、スタック回路１０の出力Ｋが“０”となる故、スイ
ッチ４，５はＧ＝Ｆ、Ｈ＝Ｅとなるように切り替えられ
る。これにより、送信データの先頭データはＧが“０”
、Ｈが１°゛となって、加入者線９上に信号パルスの先
頭パルスは負のパルスとなる。
このような関係は他の場合にも維持される。即ち、Ｄ＝
、１．’Ｉ＝１となる場合にも、一致不一致回路１１の
出力Ｊは“０″となり、Ｇ＝Ｆ、Ｈ−Ｅとなるようにス
イッチ４．５は切り替えられるのに対し、Ｄ＝０．Ｉ＝
１又はＤ＝１．Ｉ＝Ｏのときは、一致不一致回路の出力
Ｊは“１”となり、Ｇ＝Ｅ、Ｈ＝Ｆとなるようにスイッ
チ４．５は切り替えられるからである。
、１．’Ｉ＝１となる場合にも、一致不一致回路１１の
出力Ｊは“０″となり、Ｇ＝Ｆ、Ｈ−Ｅとなるようにス
イッチ４．５は切り替えられるのに対し、Ｄ＝０．Ｉ＝
１又はＤ＝１．Ｉ＝Ｏのときは、一致不一致回路の出力
Ｊは“１”となり、Ｇ＝Ｅ、Ｈ＝Ｆとなるようにスイッ
チ４．５は切り替えられるからである。
か（して、加入者線り上のパルス列は常にバイポーラ則
が満たされ、直流バランスが保たれる。
が満たされ、直流バランスが保たれる。
因って、従来回路のような不具合は除去し得る。
なお、上記実施例におけるその要部構成はその一例に過
ぎず、これらのみをもってその構成要素とされるもので
はない。
ぎず、これらのみをもってその構成要素とされるもので
はない。
以上説明したように、本発明によれば、■伝送回線上に
おけるバイポーラ則を満足させて直流バランスを保つこ
とができ、 ■これにより、伝送信号に生ずるサグ、符号量干渉を可
及的に除き、Ｓ／Ｎ比の劣化を防止し得る、等の効果が
得られる。
おけるバイポーラ則を満足させて直流バランスを保つこ
とができ、 ■これにより、伝送信号に生ずるサグ、符号量干渉を可
及的に除き、Ｓ／Ｎ比の劣化を防止し得る、等の効果が
得られる。
第１図は本発明の一実施例を示す図、第２図は第１図実
施例の要部構成詳細図、第３図は従来の２線式時分割双
方向伝送回路を示す図である。 図中、１はバイポーラ符号変換回路、４，５はスイッチ
、６，７はドライブ回路、８はトランス、９は加入有線
、１０はスタック回路、１１は一致不一致回路、ｊ３．
１４はランチ回路、１９，２０はスライス回路、２１は
スイッチ、２２は等化層である。 す゛・：Σ−１
施例の要部構成詳細図、第３図は従来の２線式時分割双
方向伝送回路を示す図である。 図中、１はバイポーラ符号変換回路、４，５はスイッチ
、６，７はドライブ回路、８はトランス、９は加入有線
、１０はスタック回路、１１は一致不一致回路、ｊ３．
１４はランチ回路、１９，２０はスライス回路、２１は
スイッチ、２２は等化層である。 す゛・：Σ−１
Claims (1)
- 【特許請求の範囲】 伝送回線に接続されるユニポーラ／バイポーラ変換回路
及びバイポーラ／ユニポーラ変換回路を有し、前記伝送
回線を介して所定の時間毎にデータの伝送を行なう２線
式時分割双方向伝送回路において、前記バイポーラ／ユ
ニポーラ変換回路に受信信号の正方向と負方向とを識別
する極性識別回路及び該極性識別回路の出力に応答して
受信信号の最終極性を記憶する記憶回路を設け、前記ユ
ニポーラ／バイポーラ変換回路に 前記記憶回路の最終極性とは反対極性の送信信号をその
送信先頭データから送信せしめるよう送信信号の極性を
切り替える回路を設けて構成したことを特徴とするバイ
ポーラ信号送受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17175584A JPS6149535A (ja) | 1984-08-18 | 1984-08-18 | バイポ−ラ信号送受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17175584A JPS6149535A (ja) | 1984-08-18 | 1984-08-18 | バイポ−ラ信号送受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149535A true JPS6149535A (ja) | 1986-03-11 |
Family
ID=15929082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17175584A Pending JPS6149535A (ja) | 1984-08-18 | 1984-08-18 | バイポ−ラ信号送受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149535A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241245A (ja) * | 1988-03-22 | 1989-09-26 | Nec Corp | データ伝送装置 |
| US5109391A (en) * | 1989-12-18 | 1992-04-28 | Matsushita Electric Industrial Co., Ltd. | Unbalanced transmitter and receiver |
-
1984
- 1984-08-18 JP JP17175584A patent/JPS6149535A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241245A (ja) * | 1988-03-22 | 1989-09-26 | Nec Corp | データ伝送装置 |
| US5109391A (en) * | 1989-12-18 | 1992-04-28 | Matsushita Electric Industrial Co., Ltd. | Unbalanced transmitter and receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63155544U (ja) | ||
| JPS6180994A (ja) | 通信用スイツチングシステム | |
| JPS6149535A (ja) | バイポ−ラ信号送受信回路 | |
| JPS6054543A (ja) | デ−タ通信装置 | |
| US4070545A (en) | Multidirectional repeater | |
| JP3252229B2 (ja) | デジタル・データ送信システム | |
| JPS61208331A (ja) | シリアルデータ通信方式および装置 | |
| JPS5630347A (en) | Single-speed digital subscriber's line transmission system | |
| JPS5928745A (ja) | 情報転送方式 | |
| JPS6247218A (ja) | 伝送路切替方式 | |
| SU1485420A1 (ru) | Приемопередатчик дуплексной системы связи | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| US5268931A (en) | Data communication system | |
| JPS6064547A (ja) | 双方向信号伝送方式 | |
| JPH0744473A (ja) | 信号授受回路 | |
| SU415822A1 (ja) | ||
| SU1322250A1 (ru) | Устройство дл передачи и приема информации | |
| SU1644396A1 (ru) | Устройство дл межприборной св зи | |
| KR880002509Y1 (ko) | 퍼스널 컴퓨터의 네트워크 인터페이스 회로 | |
| JP3091011B2 (ja) | 信号ライン接続装置 | |
| JPH0218799B2 (ja) | ||
| JPS60136500A (ja) | 遠方監視制御装置の制御伝送装置 | |
| JPS623141U (ja) | ||
| JPS641988B2 (ja) | ||
| JPS5834061B2 (ja) | デイジタル可変多重変換装置 |