JPH0738996Y2 - マイクロコンピュータの入出力回路 - Google Patents
マイクロコンピュータの入出力回路Info
- Publication number
- JPH0738996Y2 JPH0738996Y2 JP1989089618U JP8961889U JPH0738996Y2 JP H0738996 Y2 JPH0738996 Y2 JP H0738996Y2 JP 1989089618 U JP1989089618 U JP 1989089618U JP 8961889 U JP8961889 U JP 8961889U JP H0738996 Y2 JPH0738996 Y2 JP H0738996Y2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- output
- signal
- input
- ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Microcomputers (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案はマイクロコンピュータ（マイコン）の入出力回
路に関する。
路に関する。
（ロ）従来の技術 近年、マイコンの高集積化及び多機能化が進みこのため
マイコンに授受される信号の数が増大してきている。こ
れに対し、１チップマイコンの場合、マイコンに配設で
きるポート数はスペース的に限られてしまうため、マイ
コンの入出力ポート数が不足するといった問題が生じ
る。そこで、従来から、ポート数以上の種類のデータを
マイコンに対して入出力する工夫が種々提案されてい
る。
マイコンに授受される信号の数が増大してきている。こ
れに対し、１チップマイコンの場合、マイコンに配設で
きるポート数はスペース的に限られてしまうため、マイ
コンの入出力ポート数が不足するといった問題が生じ
る。そこで、従来から、ポート数以上の種類のデータを
マイコンに対して入出力する工夫が種々提案されてい
る。
第５図は斯かる提案の一例を示す図である。当該従来例
は、９種のスイッチデータをマイコンに対して入力する
際に入力ポート３個、出力ポート３個の計６個のポート
を配設し、結果として３個のポートを削減している。図
において、（１）はマイコン、（ａ）（ｂ）（ｃ）はマ
イコン（１）の入力ポート、（Ａ）（Ｂ）（Ｃ）はマイ
コン（１）の出力ポート、（２）はキーマトリックス回
路、（SW1）〜（SW9）はキーマトリックス回路内のスイ
ッチ、(r1)(r2)(r3)は抵抗である。マイコン（１）の出
力ポート（Ａ）（Ｂ）（Ｃ）からは第６図に示す様に一
定周期のパルス信号が、互いに位相ずれした状態にて出
力される。マイコン（１）内では、斯かるパルス信号と
入力ポート（ａ）（ｂ）（ｃ）から入力される信号によ
りスイッチ（SW1）〜（SW9）のONを判別している。
は、９種のスイッチデータをマイコンに対して入力する
際に入力ポート３個、出力ポート３個の計６個のポート
を配設し、結果として３個のポートを削減している。図
において、（１）はマイコン、（ａ）（ｂ）（ｃ）はマ
イコン（１）の入力ポート、（Ａ）（Ｂ）（Ｃ）はマイ
コン（１）の出力ポート、（２）はキーマトリックス回
路、（SW1）〜（SW9）はキーマトリックス回路内のスイ
ッチ、(r1)(r2)(r3)は抵抗である。マイコン（１）の出
力ポート（Ａ）（Ｂ）（Ｃ）からは第６図に示す様に一
定周期のパルス信号が、互いに位相ずれした状態にて出
力される。マイコン（１）内では、斯かるパルス信号と
入力ポート（ａ）（ｂ）（ｃ）から入力される信号によ
りスイッチ（SW1）〜（SW9）のONを判別している。
例えば、今、スイッチ（SW3）がユーザによりONされた
とすると、出力ポート（Ａ）から出力されたパルス信号
は、このスイッチ（SW3）を通り、更に抵抗(R1)を通っ
てアースにおちる。このため入力ポート（ａ）の電位は
出力ポート（Ａ）からパルス信号が出力されている間だ
け立上る。又、スイッチ（SW3）の代わりにスイッチ（S
W6）或いは（SW9）がONされれば、同様の原理により入
力ポート（ｂ）或いは（ｃ）の電位が立上る。従って、
出力ポート（Ａ）からパルス信号が出力されているタイ
ミングにて入力ポート（ａ）（ｂ）（ｃ）のレベルがＨ
レベルに立上ったか否かによりスイッチ（SW3）〜（SW
9）のON/OFFが確認できる。マイコン（１）内ではこの
様に出力ポート（Ａ）（Ｂ）（Ｃ）からパルス信号が出
力された時に、入力ポート（ａ）（ｂ）（ｃ）のレベル
が立上るか否かによりスイッチ（SW1）〜（SW9）のON/O
FFが判別される。
とすると、出力ポート（Ａ）から出力されたパルス信号
は、このスイッチ（SW3）を通り、更に抵抗(R1)を通っ
てアースにおちる。このため入力ポート（ａ）の電位は
出力ポート（Ａ）からパルス信号が出力されている間だ
け立上る。又、スイッチ（SW3）の代わりにスイッチ（S
W6）或いは（SW9）がONされれば、同様の原理により入
力ポート（ｂ）或いは（ｃ）の電位が立上る。従って、
出力ポート（Ａ）からパルス信号が出力されているタイ
ミングにて入力ポート（ａ）（ｂ）（ｃ）のレベルがＨ
レベルに立上ったか否かによりスイッチ（SW3）〜（SW
9）のON/OFFが確認できる。マイコン（１）内ではこの
様に出力ポート（Ａ）（Ｂ）（Ｃ）からパルス信号が出
力された時に、入力ポート（ａ）（ｂ）（ｃ）のレベル
が立上るか否かによりスイッチ（SW1）〜（SW9）のON/O
FFが判別される。
（ハ）発明が解決しようとする課題 上記従来技術では、９種のデータ入力に対し、６個のポ
ートが準備されており、結果として３個のポートは削減
されている。このため、マイコンのポート数の削減に対
して改善が見られるが、別途更にマイコンにデータを入
力しょうとすれば、その分ポート数が必要となる。そこ
で、本考案は上記従来技術とは異る手段を講じることに
より、マイコンのポート数を更に削減せんとするもので
ある。
ートが準備されており、結果として３個のポートは削減
されている。このため、マイコンのポート数の削減に対
して改善が見られるが、別途更にマイコンにデータを入
力しょうとすれば、その分ポート数が必要となる。そこ
で、本考案は上記従来技術とは異る手段を講じることに
より、マイコンのポート数を更に削減せんとするもので
ある。
（ニ）課題を解決するための手段 上記課題に鑑み本願考案はメイン制御部に対して信号の
入出力が可能なポート部と、前記メイン制御部から前記
ポート部に出力される出力信号又は前記メイン制御部か
らの制御信号に応じて、外部から前記ポート部へ入力さ
れる入力信号が前記メイン制御部に供給されるのを遮断
するゲート手段とを有することを特徴とする。
入出力が可能なポート部と、前記メイン制御部から前記
ポート部に出力される出力信号又は前記メイン制御部か
らの制御信号に応じて、外部から前記ポート部へ入力さ
れる入力信号が前記メイン制御部に供給されるのを遮断
するゲート手段とを有することを特徴とする。
（ホ）作用 ポート部は、マイコン内のメイン制御部からの出力信号
又は制御信号がある場合には出力ポートとして作用し
又、ない場合には、入力ポートとして作用する様に切換
られて、外部回路からの信号をマイコン内のメイン制御
部に送る。
又は制御信号がある場合には出力ポートとして作用し
又、ない場合には、入力ポートとして作用する様に切換
られて、外部回路からの信号をマイコン内のメイン制御
部に送る。
（ヘ）実施例 以下、本考案の実施例につき図面を参照して説明する。
第１図は、前記従来例に本願を適用した例である。同図
において、（３）は回路ブロックで、３つの出力端子
α、β、γを有し、この端子α、β、γからは、回路ブ
ロック（３）において検出された検出結果に基く信号
が、２値信号として常時出力されている。斯かる端子
α、β、γは抵抗R1、R2、R3を介して信号線l1、l2、l3
に接線されている。抵抗R1、R2、R3としては数ｋΩ〜数
100kΩ程度の比較的大きなものが用いられる。前記端子
α、β、γから出力される信号は、この抵抗R1、R2、R3
によって十分に減衰される。
において、（３）は回路ブロックで、３つの出力端子
α、β、γを有し、この端子α、β、γからは、回路ブ
ロック（３）において検出された検出結果に基く信号
が、２値信号として常時出力されている。斯かる端子
α、β、γは抵抗R1、R2、R3を介して信号線l1、l2、l3
に接線されている。抵抗R1、R2、R3としては数ｋΩ〜数
100kΩ程度の比較的大きなものが用いられる。前記端子
α、β、γから出力される信号は、この抵抗R1、R2、R3
によって十分に減衰される。
従って、端子α、β、γから出力された信号が信号線
l1、l2、l3に重畳されても、マトリックス回路（２）に
関連する前記マイコンの動作に、端子α、β、γからの
信号は影響を与えない。
l1、l2、l3に重畳されても、マトリックス回路（２）に
関連する前記マイコンの動作に、端子α、β、γからの
信号は影響を与えない。
第２図は、本実施例のマイコン（１）の回路ブロックで
ある。図示の如く、マイコン（１）は、メイン制御部
（100）及びゲート（200）よりなる。メイン制御部（10
0）はマイコン（１）の主要な制御動作を司どる。
ある。図示の如く、マイコン（１）は、メイン制御部
（100）及びゲート（200）よりなる。メイン制御部（10
0）はマイコン（１）の主要な制御動作を司どる。
又、メイン制御部（100）には出力制御部（101）が配さ
れ、この出力制御部（101）からは、各出力ポート
（Ａ）（Ｂ）（Ｃ）に前記第６図に示す信号が出力され
る。又、出力ポート（Ａ）（Ｂ）（Ｃ）に前記回路ブロ
ック（３）から供給される信号は、ゲート（200）が開
いている状態においてのみゲート（200）を通ってメイ
ン制御部（100）に入力される。ゲート（200）は出力制
御部（101）からの制御信号に応じて開閉制御される。
即ち、第３図に示すように、ゲート（200）には、信号
線la、lb、lcに応じて３つのゲート回路（201）（202）
（203）が準備され、メイン制御部（100）から各信号線
la、lb、lcに信号が出力されるタイミングにて各ゲート
回路（201）（202）（203）にＨレベルの信号が供給さ
れて各ゲート回路（201）（202）（203）が閉じられ
る。而して、出力制御部（101）からの出力信号がメイ
ン制御部（100）に対して遮断される。
れ、この出力制御部（101）からは、各出力ポート
（Ａ）（Ｂ）（Ｃ）に前記第６図に示す信号が出力され
る。又、出力ポート（Ａ）（Ｂ）（Ｃ）に前記回路ブロ
ック（３）から供給される信号は、ゲート（200）が開
いている状態においてのみゲート（200）を通ってメイ
ン制御部（100）に入力される。ゲート（200）は出力制
御部（101）からの制御信号に応じて開閉制御される。
即ち、第３図に示すように、ゲート（200）には、信号
線la、lb、lcに応じて３つのゲート回路（201）（202）
（203）が準備され、メイン制御部（100）から各信号線
la、lb、lcに信号が出力されるタイミングにて各ゲート
回路（201）（202）（203）にＨレベルの信号が供給さ
れて各ゲート回路（201）（202）（203）が閉じられ
る。而して、出力制御部（101）からの出力信号がメイ
ン制御部（100）に対して遮断される。
以上の構成により、出力ポート（Ａ）（Ｂ）（Ｃ）に出
力信号が存在しない期間に、外部の回路ブロック（３）
からの信号が、メイン制御部（100）に伝達される。
力信号が存在しない期間に、外部の回路ブロック（３）
からの信号が、メイン制御部（100）に伝達される。
次に、本発明を８ミリビデオのATF（Auto Tracking Fin
ding）回路に適用した例について説明する。第４図はこ
の実施例を示す図である。図において、（４）はマイコ
ン、（５）はATF制御用のICである。マイコン（４）の
出力ポート（Ｄ）（Ｅ）からはセレクト信号（SEL1）
（SEL2）が供給され、ATF制御用IC（ATFIC）（５）に供
給される。斯かるセレクト信号（SEL1）（SEL2）は夫々
所定の幅を有するパルス信号で、夫々の信号の状態によ
り再生フィールドのフィールド番号を表わす。即ち、8m
mテープには、キャリア周波数の異る４種類のトラック
（f1、f2、f3、f4）が順番に形成されているが、各セレ
クト信号（SEL1）（SEL2）は再生トラックに応じて“Ｈ
−H"、“Ｌ−H"、“Ｈ−L"、“Ｌ−L"（H:High、L:Lo
w）の４通りに変化する。斯かるセレクト信号（SEL1）
（SEL2）は、ATFIC（５）においてATFエラー信号を形成
するために用いられる。ATFエラー信号の作成原理につ
いては、本考案の要旨でないので、ここでは詳述しない
ことにする。
ding）回路に適用した例について説明する。第４図はこ
の実施例を示す図である。図において、（４）はマイコ
ン、（５）はATF制御用のICである。マイコン（４）の
出力ポート（Ｄ）（Ｅ）からはセレクト信号（SEL1）
（SEL2）が供給され、ATF制御用IC（ATFIC）（５）に供
給される。斯かるセレクト信号（SEL1）（SEL2）は夫々
所定の幅を有するパルス信号で、夫々の信号の状態によ
り再生フィールドのフィールド番号を表わす。即ち、8m
mテープには、キャリア周波数の異る４種類のトラック
（f1、f2、f3、f4）が順番に形成されているが、各セレ
クト信号（SEL1）（SEL2）は再生トラックに応じて“Ｈ
−H"、“Ｌ−H"、“Ｈ−L"、“Ｌ−L"（H:High、L:Lo
w）の４通りに変化する。斯かるセレクト信号（SEL1）
（SEL2）は、ATFIC（５）においてATFエラー信号を形成
するために用いられる。ATFエラー信号の作成原理につ
いては、本考案の要旨でないので、ここでは詳述しない
ことにする。
ATFIC（５）により作成されたATFエラー信号はマイコン
（４）に供給され、ここでA/D変換された後、トラック
に対するヘッドのずれを補償するべくキャプスタンモー
タの回転制御信号として用いられる。ATFIC（５）から
は、更にスローコントロール及びSP/LP自動判別用のATF
ロック信号を出力する出力ポートが準備されている。斯
かる出力ポートはマイコン（４）の出力ポート（Ｄ）
（Ｅ）に夫々接続されており、これらマイコン（４）の
出力ポート（Ｄ）（Ｅ）を介してマイコン（４）に供給
される。
（４）に供給され、ここでA/D変換された後、トラック
に対するヘッドのずれを補償するべくキャプスタンモー
タの回転制御信号として用いられる。ATFIC（５）から
は、更にスローコントロール及びSP/LP自動判別用のATF
ロック信号を出力する出力ポートが準備されている。斯
かる出力ポートはマイコン（４）の出力ポート（Ｄ）
（Ｅ）に夫々接続されており、これらマイコン（４）の
出力ポート（Ｄ）（Ｅ）を介してマイコン（４）に供給
される。
マイコン（４）の構成は先の実施例において示された第
２図の機能ブロック図にて表わすことができ、即ち、AT
Fロック信号が出力されるタイミングにて出力制御部に
て出力ポート（Ｄ）（Ｅ）からの出力信号を遮断すると
共に、メイン制御部からの制御信号によりゲートを開
き、これにより各ATFロック信号をマイコン内のメイン
制御部に供給するようにする。
２図の機能ブロック図にて表わすことができ、即ち、AT
Fロック信号が出力されるタイミングにて出力制御部に
て出力ポート（Ｄ）（Ｅ）からの出力信号を遮断すると
共に、メイン制御部からの制御信号によりゲートを開
き、これにより各ATFロック信号をマイコン内のメイン
制御部に供給するようにする。
尚、各ATFロック信号は、ATFIC（５）から出力されるAT
Fエラー信号にも含まれているので、この信号をそのま
まマイコン（４）がキャプスタンモータの回転制御信号
として用いた場合、回転制御信号に乱れが生じる。そこ
で、斯かる不都合を解決するべく、前記ATFロック信号
の出力期間よりもやや広い期間だけ、ATFエラー信号のA
/D変換をマイコン（４）により行わない様にすれば、AT
Fエラー信号の乱れにキャプスタンモータサーボが応答
するのを防止できる。尚、この時、ATFエラー信号の乱
れにキャプスタンモータサーボが応答するのを確実に防
止するには、前記A/D変換の禁止期間をATFロック信号の
入力期間よりもやや長くすれば良い。又、斯かるA/D変
換の禁止期間中には、ATFロック信号入力前のA/D変換デ
ータをホールドしてこのデータをキャプスタンモータサ
ーボ信号に供給するようにする。尚、本考案は上記実施
例に限定されるものではなく、マイコン内の論理回路の
構成等を変更する様にしても良い。
Fエラー信号にも含まれているので、この信号をそのま
まマイコン（４）がキャプスタンモータの回転制御信号
として用いた場合、回転制御信号に乱れが生じる。そこ
で、斯かる不都合を解決するべく、前記ATFロック信号
の出力期間よりもやや広い期間だけ、ATFエラー信号のA
/D変換をマイコン（４）により行わない様にすれば、AT
Fエラー信号の乱れにキャプスタンモータサーボが応答
するのを防止できる。尚、この時、ATFエラー信号の乱
れにキャプスタンモータサーボが応答するのを確実に防
止するには、前記A/D変換の禁止期間をATFロック信号の
入力期間よりもやや長くすれば良い。又、斯かるA/D変
換の禁止期間中には、ATFロック信号入力前のA/D変換デ
ータをホールドしてこのデータをキャプスタンモータサ
ーボ信号に供給するようにする。尚、本考案は上記実施
例に限定されるものではなく、マイコン内の論理回路の
構成等を変更する様にしても良い。
（ト）考案の効果 以上、本考案によれば、マイコンのポート数を削減する
ことができ、実用的効果が大きい。
ことができ、実用的効果が大きい。
第１図は本考案の第１の実施例を示す回路ブロック図、
第２図は同実施例の機能ブロック図、第３図は同実施例
のゲート部の論理回路、第４図は他の実施例を示す回路
ブロック図、第５図は従来例を示す図、第６図はそのタ
イミングチャートである。 （１）（４）……マイコン、（100）……メイン制御
部、（101）及び（200）……出力制御部及びゲート部。
第２図は同実施例の機能ブロック図、第３図は同実施例
のゲート部の論理回路、第４図は他の実施例を示す回路
ブロック図、第５図は従来例を示す図、第６図はそのタ
イミングチャートである。 （１）（４）……マイコン、（100）……メイン制御
部、（101）及び（200）……出力制御部及びゲート部。
Claims (1)
- 【請求項１】メイン制御部に対して信号の入出力が可能
なポート部と、前記メイン制御部から前記ポート部に出
力される出力信号又は前記メイン制御部からの制御信号
に応じて、外部から前記ポート部へ入力される入力信号
が前記メイン制御部に供給されるのを遮断するゲート手
段とを有してなるマイクロコンピュータの入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989089618U JPH0738996Y2 (ja) | 1989-07-28 | 1989-07-28 | マイクロコンピュータの入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989089618U JPH0738996Y2 (ja) | 1989-07-28 | 1989-07-28 | マイクロコンピュータの入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0330162U JPH0330162U (ja) | 1991-03-25 |
| JPH0738996Y2 true JPH0738996Y2 (ja) | 1995-09-06 |
Family
ID=31639191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989089618U Expired - Lifetime JPH0738996Y2 (ja) | 1989-07-28 | 1989-07-28 | マイクロコンピュータの入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738996Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6329872A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | マイクロコンピユ−タ |
-
1989
- 1989-07-28 JP JP1989089618U patent/JPH0738996Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0330162U (ja) | 1991-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4811127A (en) | Magnetic recording and reproducing apparatus | |
| EP0135886B1 (en) | Magnetic recording apparatus | |
| JPH0738996Y2 (ja) | マイクロコンピュータの入出力回路 | |
| US4881169A (en) | Apparatus for controlling peripheral equipment | |
| GB2226686A (en) | Multifunctional control type video head selecting | |
| US5016119A (en) | Video signal reproducing apparatus with two modes of keeping track of address | |
| US5295023A (en) | Digital signal recording apparatus for analog/digital input | |
| US5293625A (en) | Signal selecting circuit which selectively outputs predetermined signal to host computer compatible with plurality of computer hardware types and disk drive having such signal selecting circuit | |
| US5126894A (en) | Servo circuit for capstan motor | |
| US4847706A (en) | Control circuit for double deck cassette tape recorder | |
| CA1078509A (en) | Read/write apparatus for magnetic recorders | |
| KR920006749Y1 (ko) | 녹화 모드 이행(移行)회로 | |
| JP2627331B2 (ja) | マイクロコンピュータの入出力回路 | |
| US5282093A (en) | Copy timing control circuit for double-deck video cassette recorder | |
| JPH045060Y2 (ja) | ||
| KR970006643B1 (ko) | 반도체집적회로장치 | |
| JP2580582B2 (ja) | 磁気記録再生アンプ | |
| JP2521936B2 (ja) | フロッピ−ディスク装置 | |
| JP2629674B2 (ja) | 記録再生装置 | |
| KR960038875A (ko) | 복합영상기록재생기의 신호입출력라인 스위칭회로 | |
| KR910000679Y1 (ko) | Vtr의 테이프복사 방지회로 | |
| JPH0426953A (ja) | 情報記録装置 | |
| JPS6245304Y2 (ja) | ||
| EP0860813B1 (en) | Information signal recording apparatus | |
| JPS6141346Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |