JPH05233740A - ネット削除方式 - Google Patents
ネット削除方式Info
- Publication number
- JPH05233740A JPH05233740A JP4030245A JP3024592A JPH05233740A JP H05233740 A JPH05233740 A JP H05233740A JP 4030245 A JP4030245 A JP 4030245A JP 3024592 A JP3024592 A JP 3024592A JP H05233740 A JPH05233740 A JP H05233740A
- Authority
- JP
- Japan
- Prior art keywords
- net
- path
- circuit diagram
- tree
- deleted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 回路図編集システムにおけるネット削除方式
に関し、回路図情報内の任意のパスを削除した場合に、
不要となるパスを正確に且つ迅速に削除可能とすること
を目的とする。 【構成】 複数のシンボルSi、ネットNET、パスP
iから成る回路図情報Cを保有する回路図編集システム
100において、削除の対象とするパスが指定された場
合に、削除対象パスを含むネットを回路図情報から抽出
するネット情報抽出手段101と、ネット情報抽出手段
が抽出したネットを構成する各パスを、信号伝達順序に
従って配列したツリーを作成するツリー作成手段102
と、ツリー作成手段が作成したツリー上で、削除対象と
するパスより信号伝達順序において後位のパスを総て削
除するパス削除手段103とを設ける様に構成する。
に関し、回路図情報内の任意のパスを削除した場合に、
不要となるパスを正確に且つ迅速に削除可能とすること
を目的とする。 【構成】 複数のシンボルSi、ネットNET、パスP
iから成る回路図情報Cを保有する回路図編集システム
100において、削除の対象とするパスが指定された場
合に、削除対象パスを含むネットを回路図情報から抽出
するネット情報抽出手段101と、ネット情報抽出手段
が抽出したネットを構成する各パスを、信号伝達順序に
従って配列したツリーを作成するツリー作成手段102
と、ツリー作成手段が作成したツリー上で、削除対象と
するパスより信号伝達順序において後位のパスを総て削
除するパス削除手段103とを設ける様に構成する。
Description
【0001】
【産業上の利用分野】本発明は、回路図編集システムに
おけるネット削除方式に関する。
おけるネット削除方式に関する。
【0002】
【従来の技術】図8は従来ある回路図編集システムの一
例を示す図であり、図9は本発明の対象となる回路図情
報の一例を示す図であり、図10乃至図14は従来ある削除
経過(その一)乃至(その五)の一例を示す図である。
例を示す図であり、図9は本発明の対象となる回路図情
報の一例を示す図であり、図10乃至図14は従来ある削除
経過(その一)乃至(その五)の一例を示す図である。
【0003】図8において、回路図編集システム10
は、処理装置1、主記憶装置2、外部記憶装置3、キー
ボード4、マウス5、入出力制御装置6、ディスプレイ
7、ディスプレイ制御装置8およびバス9を具備してお
り、外部記憶装置3内には、図9に示す如き回路図情報
(C)が格納されている。
は、処理装置1、主記憶装置2、外部記憶装置3、キー
ボード4、マウス5、入出力制御装置6、ディスプレイ
7、ディスプレイ制御装置8およびバス9を具備してお
り、外部記憶装置3内には、図9に示す如き回路図情報
(C)が格納されている。
【0004】図9において、回路図情報(C)は、回路
素子等を示すシンボル(Si)(但しiは個々のシンボ
ルを識別する1、2、……を示す、以下同様)と、シン
ボル(S1 )の出力端子(O1 )と、シンボル(S2 )
の入力端子(I1 )乃至シンボル(S6 )の入力端子
(I5 )とを直接接続し、出力端子(O1 )から出力さ
れる信号の、入力端子(I1 )乃至(I5 )への伝達経
路を形成するネット(NET)とを具備しており、また
ネット(NET)は、複数のパス(Pi)から構成され
ており、更に各パス(Pi)は、一乃至複数の線分(L
i)から構成されている。
素子等を示すシンボル(Si)(但しiは個々のシンボ
ルを識別する1、2、……を示す、以下同様)と、シン
ボル(S1 )の出力端子(O1 )と、シンボル(S2 )
の入力端子(I1 )乃至シンボル(S6 )の入力端子
(I5 )とを直接接続し、出力端子(O1 )から出力さ
れる信号の、入力端子(I1 )乃至(I5 )への伝達経
路を形成するネット(NET)とを具備しており、また
ネット(NET)は、複数のパス(Pi)から構成され
ており、更に各パス(Pi)は、一乃至複数の線分(L
i)から構成されている。
【0005】図9に示されるネット(NET)は、シン
ボル(S1 )の出力端子(O1 )から、シンボル
(S2 )の入力端子(I1 )乃至シンボル(S6 )の入
力端子(I 5 )に対して同一信号を伝達する。
ボル(S1 )の出力端子(O1 )から、シンボル
(S2 )の入力端子(I1 )乃至シンボル(S6 )の入
力端子(I 5 )に対して同一信号を伝達する。
【0006】なお、一つのパス(Pi)を構成する二つ
の線分(Li)の端点を結合する位置を角点(Ei)と
称し、また複数のパス(Pi)の端点を結合する位置を
分岐点(Ni)と称している。
の線分(Li)の端点を結合する位置を角点(Ei)と
称し、また複数のパス(Pi)の端点を結合する位置を
分岐点(Ni)と称している。
【0007】ディスプレイ7には、外部記憶装置3内に
格納されている回路図情報(C)を、図9に示す如き構
成で表示することが可能であり、またキーボード4およ
びマウス5により、ディスプレイ7上に表示された回路
図情報(C)を構成する任意のパス(Pi)、或いはシ
ンボル(Si)を指定し、所定の削除指令を入力する
と、処理装置1は回路図情報(C)から指定されたシン
ボル(Si)またはパス(Pi)を、回路図情報(C)
から削除することが可能である。
格納されている回路図情報(C)を、図9に示す如き構
成で表示することが可能であり、またキーボード4およ
びマウス5により、ディスプレイ7上に表示された回路
図情報(C)を構成する任意のパス(Pi)、或いはシ
ンボル(Si)を指定し、所定の削除指令を入力する
と、処理装置1は回路図情報(C)から指定されたシン
ボル(Si)またはパス(Pi)を、回路図情報(C)
から削除することが可能である。
【0008】以下、従来ある回路図編集システム10に
よる削除過程を、図10乃至図14を用いて説明する。ディ
スプレイ7に、図9に示す如き回路図情報(C)を表示
した状態で、分岐点(N2 )および(N3 )を接続する
パス(P5 )を削除する為に、例えばマウス5を用いて
パス(P5 )を指定し、所定の削除指令を入力すると、
処理装置1はネット(NET)からパス(P5 )を削除
する。
よる削除過程を、図10乃至図14を用いて説明する。ディ
スプレイ7に、図9に示す如き回路図情報(C)を表示
した状態で、分岐点(N2 )および(N3 )を接続する
パス(P5 )を削除する為に、例えばマウス5を用いて
パス(P5 )を指定し、所定の削除指令を入力すると、
処理装置1はネット(NET)からパス(P5 )を削除
する。
【0009】その結果、シンボル(S1 )の出力端子
(O1 )から送出された信号は、パス(P1 )乃至(P
4 )を経由してシンボル(S2 )の入力端子(I1 )お
よびシンボル(S3 )の入力端子(I2 )には伝達され
るが、シンボル(S4 )の入力端子(I3 )乃至シンボ
ル(S6 )の入力端子(I5 )には伝達されぬ為、パス
(P6 )乃至(P9 )は不要となり、ネット(NET)
から削除する必要がある。
(O1 )から送出された信号は、パス(P1 )乃至(P
4 )を経由してシンボル(S2 )の入力端子(I1 )お
よびシンボル(S3 )の入力端子(I2 )には伝達され
るが、シンボル(S4 )の入力端子(I3 )乃至シンボ
ル(S6 )の入力端子(I5 )には伝達されぬ為、パス
(P6 )乃至(P9 )は不要となり、ネット(NET)
から削除する必要がある。
【0010】かかる場合に、従来ある回路図編集システ
ム10においては、ディスプレイ7に表示されている回
路図情報(C)上で、先ず不要となったパス(P6 )を
マウス5により指定して所定の削除指令を入力すること
により、図11に示す如くパス(P6 )を削除し、以下同
様にして、不要となったパス(P7 )乃至(P9 )を一
つ宛、マウス5により指定しては所定の削除指令を入力
することにより、図12乃至図14に示す如くパス(P7 )
乃至(P9 )を順次削除していた。
ム10においては、ディスプレイ7に表示されている回
路図情報(C)上で、先ず不要となったパス(P6 )を
マウス5により指定して所定の削除指令を入力すること
により、図11に示す如くパス(P6 )を削除し、以下同
様にして、不要となったパス(P7 )乃至(P9 )を一
つ宛、マウス5により指定しては所定の削除指令を入力
することにより、図12乃至図14に示す如くパス(P7 )
乃至(P9 )を順次削除していた。
【0011】
【発明が解決しようとする課題】以上の説明から明らか
な如く、従来ある回路図編集システムにおいては、回路
図情報(C)内のパス(P5 )を削除した結果、ネット
(NET)にとり不要となったパス(P6 )乃至
(P9 )が出来た場合に、不要となった各パス(P6 )
乃至(P9 )を選択し、一つ宛指定しては削除操作を繰
返し実行する必要がある為、操作に多大の労力を費やす
と共に、削除すべきパス(Pi)の選択誤りが発生する
恐れも生ずる問題があった。
な如く、従来ある回路図編集システムにおいては、回路
図情報(C)内のパス(P5 )を削除した結果、ネット
(NET)にとり不要となったパス(P6 )乃至
(P9 )が出来た場合に、不要となった各パス(P6 )
乃至(P9 )を選択し、一つ宛指定しては削除操作を繰
返し実行する必要がある為、操作に多大の労力を費やす
と共に、削除すべきパス(Pi)の選択誤りが発生する
恐れも生ずる問題があった。
【0012】本発明は、回路図情報内の任意のパスを削
除した場合に、不要となるパスを正確に且つ迅速に削除
可能とすることを目的とする。
除した場合に、不要となるパスを正確に且つ迅速に削除
可能とすることを目的とする。
【0013】
【課題を解決するための手段】図1は本発明の原理を示
す図である。図1において、100は本発明の対象とな
る回路図編集システム、Cは回路図編集システム100
が保有する回路図情報である。
す図である。図1において、100は本発明の対象とな
る回路図編集システム、Cは回路図編集システム100
が保有する回路図情報である。
【0014】なお回路図情報(C)は、複数のシンボル
(Si)と、各シンボル(Si)の出力端子(Oi)と
入力端子(Ii)とを接続するネット(NET)と、該
各ネット(NET)を構成する複数のパス(Pi)から
構成されている。
(Si)と、各シンボル(Si)の出力端子(Oi)と
入力端子(Ii)とを接続するネット(NET)と、該
各ネット(NET)を構成する複数のパス(Pi)から
構成されている。
【0015】101は、本発明により回路図編集システ
ム100に設けられたネット情報抽出手段である。10
2は、本発明により回路図編集システム100に設けら
れたツリー作成手段である。
ム100に設けられたネット情報抽出手段である。10
2は、本発明により回路図編集システム100に設けら
れたツリー作成手段である。
【0016】103は、本発明により回路図編集システ
ム100に設けられたパス削除手段である。
ム100に設けられたパス削除手段である。
【0017】
【作用】ネット情報抽出手段101は、削除の対象とす
るパス(Pi)が指定された場合に、削除対象パス(P
i)を含むネット(NET)を回路図情報(C)から抽
出する。
るパス(Pi)が指定された場合に、削除対象パス(P
i)を含むネット(NET)を回路図情報(C)から抽
出する。
【0018】ツリー作成手段102は、ネット情報抽出
手段101が抽出したネット(NET)を構成する各パ
ス(Pi)を、信号伝達順序に従って配列したツリー
(TREE)を作成する。
手段101が抽出したネット(NET)を構成する各パ
ス(Pi)を、信号伝達順序に従って配列したツリー
(TREE)を作成する。
【0019】パス削除手段103は、ツリー作成手段1
02が作成したツリー上で、削除対象とするパス(P
i)より信号伝達順序において後位のパス(Pi)を総
て削除する。
02が作成したツリー上で、削除対象とするパス(P
i)より信号伝達順序において後位のパス(Pi)を総
て削除する。
【0020】従って、削除対象パスを削除した場合に、
ネット内で不要となる総てのパスが自動的に選択されて
一斉に削除されることとなり、当該回路図編集システム
の操作性および信頼性が大幅に向上する。
ネット内で不要となる総てのパスが自動的に選択されて
一斉に削除されることとなり、当該回路図編集システム
の操作性および信頼性が大幅に向上する。
【0021】
【実施例】以下、本発明の一実施例を図面により説明す
る。図2は本発明の一実施例による回路図編集システム
を示す図であり、図3は図2における削除過程の一例を
示す図であり、図4は図3におけるツリー作成過程の一
例を示す図であり、図5は図2におけるツリー作成経緯
の一例を示す図であり、図6は図2における削除範囲決
定状況の一例を示す図である。なお、全図を通じて同一
符号は同一対象物を示す。また対象とする回路図情報は
図9に示す通りとする。
る。図2は本発明の一実施例による回路図編集システム
を示す図であり、図3は図2における削除過程の一例を
示す図であり、図4は図3におけるツリー作成過程の一
例を示す図であり、図5は図2におけるツリー作成経緯
の一例を示す図であり、図6は図2における削除範囲決
定状況の一例を示す図である。なお、全図を通じて同一
符号は同一対象物を示す。また対象とする回路図情報は
図9に示す通りとする。
【0022】図2においては、図1における回路図編集
システム100として回路図編集システム10が示さ
れ、また図1におけるネット情報抽出手段101として
ネット抽出部11が処理装置1内に設けられ、また図1
におけるツリー作成手段102としてツリー作成部12
が処理装置1内に設けられ、また図1におけるパス削除
手段103として削除範囲決定部13が処理装置1内に
設けられている。
システム100として回路図編集システム10が示さ
れ、また図1におけるネット情報抽出手段101として
ネット抽出部11が処理装置1内に設けられ、また図1
におけるツリー作成手段102としてツリー作成部12
が処理装置1内に設けられ、また図1におけるパス削除
手段103として削除範囲決定部13が処理装置1内に
設けられている。
【0023】図2乃至図6において、回路図編集システ
ム10内のディスプレイ7上に、図9に示す如き回路図
情報(C)を表示した状態で、分岐点(N2 )および
(N3)を接続するパス(P5 )を削除する為に、例え
ばマウス5を用いてパス(P5)を指定し、所定の削除
指令を入力すると、処理装置1は、マウス5により指定
された削除対象パス(P5 )を、回路図情報(C)から
抽出する(図3ステップS11)。
ム10内のディスプレイ7上に、図9に示す如き回路図
情報(C)を表示した状態で、分岐点(N2 )および
(N3)を接続するパス(P5 )を削除する為に、例え
ばマウス5を用いてパス(P5)を指定し、所定の削除
指令を入力すると、処理装置1は、マウス5により指定
された削除対象パス(P5 )を、回路図情報(C)から
抽出する(図3ステップS11)。
【0024】続いて処理装置1は、ネット抽出部11を
起動し、削除対象パス(P5 )を含むネット(NET)
を、回路図情報(C)から検索して抽出する(図3ステ
ップS12)。
起動し、削除対象パス(P5 )を含むネット(NET)
を、回路図情報(C)から検索して抽出する(図3ステ
ップS12)。
【0025】ネット(NET)には、ネット(NET)
が接続するシンボル(S1 )の出力端子(O1 )および
シンボル(S2 )の入力端子(I1 )乃至シンボル(S
6 )の入力端子(I5 )、ネット(NET)を構成する
パス(P1 )乃至(P9 )、各パス(P1 )乃至
(P9 )を構成する線分(L1 )乃至(L11)、各パス
(P 1 )乃至(P9 )が接続される出力端子(O1 )、
入力端子(I1 )乃至(I5)および分岐点(N1 )乃
至(N4 )、更に各線分(L8 )乃至(L11)が接続さ
れる角点(E1 )および(E2 )が含まれている。
が接続するシンボル(S1 )の出力端子(O1 )および
シンボル(S2 )の入力端子(I1 )乃至シンボル(S
6 )の入力端子(I5 )、ネット(NET)を構成する
パス(P1 )乃至(P9 )、各パス(P1 )乃至
(P9 )を構成する線分(L1 )乃至(L11)、各パス
(P 1 )乃至(P9 )が接続される出力端子(O1 )、
入力端子(I1 )乃至(I5)および分岐点(N1 )乃
至(N4 )、更に各線分(L8 )乃至(L11)が接続さ
れる角点(E1 )および(E2 )が含まれている。
【0026】続いて処理装置1は、ツリー作成部12を
起動し、抽出したネット(NET)を構成する各パス
(P1 )乃至(P9 )を、信号伝達順序に従って配列し
たツリーを、図4に示す如き過程で作成する(図3ステ
ップS13)。
起動し、抽出したネット(NET)を構成する各パス
(P1 )乃至(P9 )を、信号伝達順序に従って配列し
たツリーを、図4に示す如き過程で作成する(図3ステ
ップS13)。
【0027】図4において、最初に処理装置1は、ネッ
ト(NET)からシンボル(S1 )の出力端子(O1 )
に接続されるパス(P1 )を抽出し(図4ステップS2
1)、出力端子(O1 )の後位に配列する〔図5(a)
〕。
ト(NET)からシンボル(S1 )の出力端子(O1 )
に接続されるパス(P1 )を抽出し(図4ステップS2
1)、出力端子(O1 )の後位に配列する〔図5(a)
〕。
【0028】続いて処理装置1は、抽出したパス
(P1 )が接続される(新)分岐点(N1)を抽出する
(図4ステップS22)〔図5(a) 〕。続いて処理装置
1は、抽出した分岐点(N1 )に接続される新たなパス
(P2)および(P3 )を抽出し、分岐点(N1 )を介
してパス(P1 )の後位に配列する(図4ステップS2
3)〔図5(b) 〕。
(P1 )が接続される(新)分岐点(N1)を抽出する
(図4ステップS22)〔図5(a) 〕。続いて処理装置
1は、抽出した分岐点(N1 )に接続される新たなパス
(P2)および(P3 )を抽出し、分岐点(N1 )を介
してパス(P1 )の後位に配列する(図4ステップS2
3)〔図5(b) 〕。
【0029】続いて処理装置1は、抽出したパス
(P2 )および(P3 )が接続される新分岐点(Ni)
の抽出を試み(図4ステップS22)、パス(P2 )は
抽出済の分岐点(N1 )と入力端子(I1 )とを接続
し、他の分岐点(Ni)には接続されていないが、パス
(P3 )は抽出済の分岐点(N1 )と新たな分岐点(N
2 )とを接続することを識別すると、分岐点(N2 )を
抽出する(図4ステップS22)〔図5(b) 〕。
(P2 )および(P3 )が接続される新分岐点(Ni)
の抽出を試み(図4ステップS22)、パス(P2 )は
抽出済の分岐点(N1 )と入力端子(I1 )とを接続
し、他の分岐点(Ni)には接続されていないが、パス
(P3 )は抽出済の分岐点(N1 )と新たな分岐点(N
2 )とを接続することを識別すると、分岐点(N2 )を
抽出する(図4ステップS22)〔図5(b) 〕。
【0030】続いて処理装置1は、抽出した分岐点(N
2 )に接続される新たなパス(P4)および(P5 )を
抽出し、分岐点(N2 )を介してパス(P3 )の後位に
配列する(図4ステップS23)〔図5(c) 〕。
2 )に接続される新たなパス(P4)および(P5 )を
抽出し、分岐点(N2 )を介してパス(P3 )の後位に
配列する(図4ステップS23)〔図5(c) 〕。
【0031】続いて処理装置1は、抽出したパス
(P4 )および(P5 )が接続される新分岐点(Ni)
の抽出を試み(図4ステップS22)、パス(P4 )は
抽出済の分岐点(N2 )と入力端子(I2 )とを接続
し、他の分岐点(Ni)には接続されていないが、パス
(P5 )は抽出済の分岐点(N2 )と新たな分岐点(N
3 )とを接続することを識別すると、分岐点(N3 )を
抽出する(図4ステップS22)〔図5(c) 〕。
(P4 )および(P5 )が接続される新分岐点(Ni)
の抽出を試み(図4ステップS22)、パス(P4 )は
抽出済の分岐点(N2 )と入力端子(I2 )とを接続
し、他の分岐点(Ni)には接続されていないが、パス
(P5 )は抽出済の分岐点(N2 )と新たな分岐点(N
3 )とを接続することを識別すると、分岐点(N3 )を
抽出する(図4ステップS22)〔図5(c) 〕。
【0032】続いて処理装置1は、抽出した分岐点(N
3 )に接続される新たなパス(P6)および(P9 )を
抽出し、分岐点(N3 )を介してパス(P5 )の後位に
配列する(図4ステップS23)〔図5(d) 〕。
3 )に接続される新たなパス(P6)および(P9 )を
抽出し、分岐点(N3 )を介してパス(P5 )の後位に
配列する(図4ステップS23)〔図5(d) 〕。
【0033】続いて処理装置1は、抽出したパス
(P6 )および(P9 )が接続される新分岐点(Ni)
の抽出を試み(図4ステップS22)、パス(P9 )は
抽出済の分岐点(N3 )と入力端子(I5 )とを接続
し、他の分岐点(Ni)には接続されていないが、パス
(P6 )は抽出済の分岐点(N3 )と新たな分岐点(N
4 )とを接続することを識別すると、分岐点(N4 )を
抽出する(図4ステップS22)〔図5(d) 〕。
(P6 )および(P9 )が接続される新分岐点(Ni)
の抽出を試み(図4ステップS22)、パス(P9 )は
抽出済の分岐点(N3 )と入力端子(I5 )とを接続
し、他の分岐点(Ni)には接続されていないが、パス
(P6 )は抽出済の分岐点(N3 )と新たな分岐点(N
4 )とを接続することを識別すると、分岐点(N4 )を
抽出する(図4ステップS22)〔図5(d) 〕。
【0034】続いて処理装置1は、抽出した分岐点(N
4 )に接続される新たなパス(P7)および(P8 )を
抽出し、分岐点(N4 )を介してパス(P6 )の後位に
配列する(図4ステップS23)〔図5(e) 〕。
4 )に接続される新たなパス(P7)および(P8 )を
抽出し、分岐点(N4 )を介してパス(P6 )の後位に
配列する(図4ステップS23)〔図5(e) 〕。
【0035】続いて処理装置1は、抽出したパス
(P7 )および(P8 )が接続される新分岐点(Ni)
の抽出を試み(図4ステップS22)、パス(P7 )は
抽出済の分岐点(N4 )と入力端子(I3 )とを接続
し、他の分岐点(Ni)には接続されておらず、パス
(P6 )も抽出済の分岐点(N4 )と入力端子(I4 )
とを接続し、他の分岐点(Ni)には接続されていない
ことを識別し、更に、ネット(NET)を構成する総て
のパス(P1 )乃至(P9 )を抽出したことを検出する
と、処理装置1はツリーの作成を終了する(図4ステッ
プS24)。
(P7 )および(P8 )が接続される新分岐点(Ni)
の抽出を試み(図4ステップS22)、パス(P7 )は
抽出済の分岐点(N4 )と入力端子(I3 )とを接続
し、他の分岐点(Ni)には接続されておらず、パス
(P6 )も抽出済の分岐点(N4 )と入力端子(I4 )
とを接続し、他の分岐点(Ni)には接続されていない
ことを識別し、更に、ネット(NET)を構成する総て
のパス(P1 )乃至(P9 )を抽出したことを検出する
と、処理装置1はツリーの作成を終了する(図4ステッ
プS24)。
【0036】ツリーの作成が終了すると、処理装置1は
削除範囲決定部13を起動し、図6に示す如く、作成し
たツリー上で、削除対象パス(P5 )の後位に配列され
た総てのパス(P6 )乃至(P9 )を削除範囲と決定
し、削除対象パス(P5 )を削除する際に、パス
(P6 )乃至(P9 )も一斉に削除する(図3ステップ
S14)。
削除範囲決定部13を起動し、図6に示す如く、作成し
たツリー上で、削除対象パス(P5 )の後位に配列され
た総てのパス(P6 )乃至(P9 )を削除範囲と決定
し、削除対象パス(P5 )を削除する際に、パス
(P6 )乃至(P9 )も一斉に削除する(図3ステップ
S14)。
【0037】以上の説明から明らかな如く、本実施例に
よれば、ディスプレイ7に表示された図9に示される如
き回路図情報(C)上で、削除対象とするパス(P5 )
を指定し、所定の削除指令を入力すると、ツリー上で削
除対象パス(P5 )より後位に配列されるパス(P6 )
乃至(P9 )が、削除対象パス(P5 )と共に削除範囲
と決定され、一斉に削除されて、図14に示す如き削除後
の回路図情報(C)がディスプレイ7に表示されること
となる。
よれば、ディスプレイ7に表示された図9に示される如
き回路図情報(C)上で、削除対象とするパス(P5 )
を指定し、所定の削除指令を入力すると、ツリー上で削
除対象パス(P5 )より後位に配列されるパス(P6 )
乃至(P9 )が、削除対象パス(P5 )と共に削除範囲
と決定され、一斉に削除されて、図14に示す如き削除後
の回路図情報(C)がディスプレイ7に表示されること
となる。
【0038】なお、図2乃至図6はあく迄本発明の一実
施例に過ぎず、例えば削除対象パス(Pi)はパス(P
5 )に限定されることは無く、他に幾多の変形が考慮さ
れるが、何れの場合にも本発明の効果は変わらない。ま
た本発明の対象となる回路図情報(C)は図示されるも
のに限定されることは無く、他に幾多の変形が考慮され
るが、何れの場合にも本発明の効果は変わらない。
施例に過ぎず、例えば削除対象パス(Pi)はパス(P
5 )に限定されることは無く、他に幾多の変形が考慮さ
れるが、何れの場合にも本発明の効果は変わらない。ま
た本発明の対象となる回路図情報(C)は図示されるも
のに限定されることは無く、他に幾多の変形が考慮され
るが、何れの場合にも本発明の効果は変わらない。
【0039】また本発明の対象は、パスの削除に限定さ
れることは無く、例えば図7に示す如く、シンボルを削
除することも考慮される。図7は本発明の一実施例によ
るシンボル削除を示す図である。
れることは無く、例えば図7に示す如く、シンボルを削
除することも考慮される。図7は本発明の一実施例によ
るシンボル削除を示す図である。
【0040】削除の対象となる回路図情報(C)は、図
7(a) に示す如く、シンボル(S11)乃至(S15)と、
ネット(NET11)および(NET12)と、パス
(P11)乃至(P16)とから構成されている。
7(a) に示す如く、シンボル(S11)乃至(S15)と、
ネット(NET11)および(NET12)と、パス
(P11)乃至(P16)とから構成されている。
【0041】図7(a) に示される回路図情報(C)か
ら、シンボル(S12)を削除対象として指定し、所定の
削除操作を実行したとする。かかる場合に、従来ある回
路図編集システム10においては、削除対象として指定
されたシンボル(S12)と、シンボル(S12)の入力端
子(I11)に接続されたパス(P12)と、シンボル(S
12)の出力端子(O12)に接続されたパス(P14)とが
削除された結果、図7(b) に示如き回路図情報(C)が
残される為、ネット(NET12)にとり不要となったパ
ス(P15)および(P16)が残り、パス(P15)および
(P16)を削除して図7(c) の如き回路図情報(C)を
得る為には、各パス(P15)および(P16)を指定した
削除指令を入力する必要があったが、本発明において
は、パス(P14)が削除対象として指定されると、前述
と同様にパス(P14)を含むネット(NET12)が抽出
され、ネット(NET12)に対応するツリーが作成さ
れ、作成されたツリー上でパス(P14)が削除対象とし
て指定された場合に、パス(P14)の後位に配列される
パス(P15)および(P16)も削除範囲と決定され、削
除対象パス(P14)と共に一斉に削除され、直ちに図7
(c) に示す如き回路図情報(C)が得られることとな
る。
ら、シンボル(S12)を削除対象として指定し、所定の
削除操作を実行したとする。かかる場合に、従来ある回
路図編集システム10においては、削除対象として指定
されたシンボル(S12)と、シンボル(S12)の入力端
子(I11)に接続されたパス(P12)と、シンボル(S
12)の出力端子(O12)に接続されたパス(P14)とが
削除された結果、図7(b) に示如き回路図情報(C)が
残される為、ネット(NET12)にとり不要となったパ
ス(P15)および(P16)が残り、パス(P15)および
(P16)を削除して図7(c) の如き回路図情報(C)を
得る為には、各パス(P15)および(P16)を指定した
削除指令を入力する必要があったが、本発明において
は、パス(P14)が削除対象として指定されると、前述
と同様にパス(P14)を含むネット(NET12)が抽出
され、ネット(NET12)に対応するツリーが作成さ
れ、作成されたツリー上でパス(P14)が削除対象とし
て指定された場合に、パス(P14)の後位に配列される
パス(P15)および(P16)も削除範囲と決定され、削
除対象パス(P14)と共に一斉に削除され、直ちに図7
(c) に示す如き回路図情報(C)が得られることとな
る。
【0042】更に本発明の対象とする回路図編集システ
ム100は、図示される回路図編集システム10に限定
されぬことは言う迄も無い。
ム100は、図示される回路図編集システム10に限定
されぬことは言う迄も無い。
【0043】
【発明の効果】以上、本発明によれば、前記回路図編集
システムにおいて、削除対象パスを削除した場合に、ネ
ット内で不要となる総てのパスが自動的に選択されて一
斉に削除されることとなり、当該回路図編集システムの
操作性および信頼性が大幅に向上する。
システムにおいて、削除対象パスを削除した場合に、ネ
ット内で不要となる総てのパスが自動的に選択されて一
斉に削除されることとなり、当該回路図編集システムの
操作性および信頼性が大幅に向上する。
【図1】 本発明の原理を示す図
【図2】 本発明の一実施例による回路図編集システム
を示す図
を示す図
【図3】 図2における削除過程の一例を示す図
【図4】 図3におけるツリー作成過程の一例を示す図
【図5】 図2におけるツリー作成経緯の経緯の一例を
示す図
示す図
【図6】 図2における削除範囲決定状況の一例を示す
図
図
【図7】 本発明の一実施例によるシンボル削除を示す
図
図
【図8】 従来ある回路図編集システムの一例を示す図
【図9】 本発明の対象となる回路図情報の一例を示す
図
図
【図10】 従来ある削除経過(その一)の一例を示す図
【図11】 従来ある削除経過(その二)の一例を示す図
【図12】 従来ある削除経過(その三)の一例を示す図
【図13】 従来ある削除経過(その四)の一例を示す図
【図14】 従来ある削除経過(その五)の一例を示す図
1 処理装置 2 主記憶装置 3 外部記憶装置 4 キーボード 5 マウス 6 入出力制御装置 7 ディスプレイ 8 ディスプレイ制御装置 9 バス 10、100 回路図編集システム 11 ネット抽出部 12 ツリー作成部 13 削除範囲決定部 101 ネット情報抽出手段 102 ツリー作成手段 103 パス削除手段
Claims (1)
- 【請求項1】 複数のシンボル(Si)、該各シンボル
(Si)の出力端子(Oi)と入力端子(Ii)とを接
続するネット(NET)、並びに該各ネット(NET)
を構成する複数のパス(Pi)から成る回路図情報
(C)を保有する回路図編集システム(100)におい
て、 削除の対象とするパス(Pi)が指定された場合に、前
記削除対象パス(Pi)を含むネット(NET)を前記
回路図情報(C)から抽出するネット情報抽出手段(1
01)と、 前記ネット情報抽出手段(101)が抽出した前記ネッ
ト(NET)を構成する前記各パス(Pi)を、信号伝
達順序に従って配列したツリーを作成するツリー作成手
段(102)と、 前記ツリー作成手段(102)が作成した前記ツリー上
で、前記削除対象とするパス(Pi)より前記信号伝達
順序において後位のパス(Pi)を総て削除するパス削
除手段(103)とを設けることを特徴とするネット削
除方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4030245A JPH05233740A (ja) | 1992-02-18 | 1992-02-18 | ネット削除方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4030245A JPH05233740A (ja) | 1992-02-18 | 1992-02-18 | ネット削除方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05233740A true JPH05233740A (ja) | 1993-09-10 |
Family
ID=12298326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4030245A Withdrawn JPH05233740A (ja) | 1992-02-18 | 1992-02-18 | ネット削除方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05233740A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1021076A (ja) * | 1996-07-03 | 1998-01-23 | Oki Electric Ind Co Ltd | オブジェクト指向システム |
-
1992
- 1992-02-18 JP JP4030245A patent/JPH05233740A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1021076A (ja) * | 1996-07-03 | 1998-01-23 | Oki Electric Ind Co Ltd | オブジェクト指向システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018116496A (ja) | 差異検出装置及びプログラム | |
JPH05233740A (ja) | ネット削除方式 | |
JP2018120256A (ja) | 設定操作入力支援装置、設定操作入力支援システム | |
JP2980539B2 (ja) | Dcテストポイント編集装置及び編集方法 | |
JP4350789B2 (ja) | 電気回路図自動生成装置 | |
JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
JP2509936B2 (ja) | 出力制御装置 | |
JP3152769B2 (ja) | プログラム解析装置 | |
JPH02238523A (ja) | シーケンス表生成処理方式 | |
JPH0916223A (ja) | シーケンスプログラムソートシステム | |
JP2000200297A (ja) | アナログ部品削除情報付与システム | |
JP3254568B2 (ja) | 品質情報の入力方法及び装置 | |
JPH10105589A (ja) | 仕向を考慮した回路図設計方法及び回路情報作成方法、ならびにcadシステム | |
JPH0695938A (ja) | データ管理方式 | |
JPS635473A (ja) | 再配線処理方式 | |
GB2286069A (en) | A process control system | |
JPH05189224A (ja) | 処理方法管理方式 | |
JPH06236371A (ja) | 結合装置 | |
JPS63141180A (ja) | ペ−ジ間照合情報付回路図の作成装置 | |
JPH04279959A (ja) | 情報処理装置 | |
JPH0581259A (ja) | フルスクリーンエデイタ制御処理方式 | |
JPH01270127A (ja) | データ検索処理方式 | |
JPS588010B2 (ja) | プログラム作成装置 | |
JPH05120176A (ja) | オンラインテスト装置 | |
JPH05225280A (ja) | 論理シミュレーション結果解析装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |