JPH0521988Y2 - - Google Patents
Info
- Publication number
- JPH0521988Y2 JPH0521988Y2 JP18589486U JP18589486U JPH0521988Y2 JP H0521988 Y2 JPH0521988 Y2 JP H0521988Y2 JP 18589486 U JP18589486 U JP 18589486U JP 18589486 U JP18589486 U JP 18589486U JP H0521988 Y2 JPH0521988 Y2 JP H0521988Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching regulator
- capacitor
- resistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、スイツチング・レギユレータを用い
た直流安定化電源装置に関し、更に詳しくは、電
源投入時の突入電流を制限する突入電流制限回路
を備えた直流安定化電源装置に関するものであ
る。
た直流安定化電源装置に関し、更に詳しくは、電
源投入時の突入電流を制限する突入電流制限回路
を備えた直流安定化電源装置に関するものであ
る。
（従来の技術）
第６図は、従来装置の一例を示す構成接続図で
ある。図において、１は交流電源、２は電源スイ
ツチ、３は電源スイツチ２を介して印加される交
流電圧を整流する整流回路、４は整流回路３で得
られた直流電圧Eiを入力するスイツチング・レギ
ユレータで、出力端子５１，５２に安定化した直
流電圧Eoを出力する。このスイツチング・レギ
ユレータ４は、入力平滑コンデンサCs、トラン
スＴ、直流電圧EiをトランスＴの１次巻線にオ
ン、オフして与えるスイツチングトランジスタ
Ｑ、トランスＴの２次巻線出力を整流、平滑化す
る回路RE、出力電圧Eoと基準電圧Esとを比較す
る演算増幅器OP及びEoとEsの偏差に応じてトラ
ンジスタＱのオン、オフを制御する制御回路
CNTとで構成されている。６は整流回路３とス
イツチング・レギユレータ４との間に設けられた
突入電流制限回路で、抵抗ＲとコンデンサＣの直
列回路及び抵抗Ｒに並列に接続したダイオードＤ
とで構成されている。
ある。図において、１は交流電源、２は電源スイ
ツチ、３は電源スイツチ２を介して印加される交
流電圧を整流する整流回路、４は整流回路３で得
られた直流電圧Eiを入力するスイツチング・レギ
ユレータで、出力端子５１，５２に安定化した直
流電圧Eoを出力する。このスイツチング・レギ
ユレータ４は、入力平滑コンデンサCs、トラン
スＴ、直流電圧EiをトランスＴの１次巻線にオ
ン、オフして与えるスイツチングトランジスタ
Ｑ、トランスＴの２次巻線出力を整流、平滑化す
る回路RE、出力電圧Eoと基準電圧Esとを比較す
る演算増幅器OP及びEoとEsの偏差に応じてトラ
ンジスタＱのオン、オフを制御する制御回路
CNTとで構成されている。６は整流回路３とス
イツチング・レギユレータ４との間に設けられた
突入電流制限回路で、抵抗ＲとコンデンサＣの直
列回路及び抵抗Ｒに並列に接続したダイオードＤ
とで構成されている。
第７図〜第９図は、このように構成された装置
における突入電源制限回路６の動作を説明するた
めの波形図である。
における突入電源制限回路６の動作を説明するた
めの波形図である。
いま、電源スイツチ２が投入され、整流回路３
の出力電圧Eiが第７図に示すように立上ると、コ
ンデンサＣの両端電圧Eciは、第８図に示すよう
に、抵抗ＲとコンデンサＣの時定数で徐々に増大
し、この電圧Eciがスイツチング・レギユレータ
４に印加される。第９図は整流回路３を流れる電
流Iinの波形で、電源投入時の突入電流Ip1は、Ip1
＝Ein／Ｒで表わされ、抵抗Ｒによつて制限され
る。
の出力電圧Eiが第７図に示すように立上ると、コ
ンデンサＣの両端電圧Eciは、第８図に示すよう
に、抵抗ＲとコンデンサＣの時定数で徐々に増大
し、この電圧Eciがスイツチング・レギユレータ
４に印加される。第９図は整流回路３を流れる電
流Iinの波形で、電源投入時の突入電流Ip1は、Ip1
＝Ein／Ｒで表わされ、抵抗Ｒによつて制限され
る。
（考案が解決しようとする問題点）
このような装置によれば、突入電流を小さくす
るためには、抵抗Ｒの値を大きくする必要がある
が、これを大きくすると、電圧Eciの立上り時定
数Ｔが長くなり、このためにスイツチング・レギ
ユレータ４がスタートするまでに時間がかかつて
応答特性が悪くなるという問題点がある。
るためには、抵抗Ｒの値を大きくする必要がある
が、これを大きくすると、電圧Eciの立上り時定
数Ｔが長くなり、このためにスイツチング・レギ
ユレータ４がスタートするまでに時間がかかつて
応答特性が悪くなるという問題点がある。
本考案は、このような問題点に鑑みてなされた
もので、その目的は、突入電流を小さくすると同
時に応答特性を改善可能な直流安定化電源装置を
実現しようとするものである。
もので、その目的は、突入電流を小さくすると同
時に応答特性を改善可能な直流安定化電源装置を
実現しようとするものである。
（問題点を解決するための手段）
前記した問題点を解決する本考案の装置は、直
流電流を入力するスイツチング・レギユレータを
用いて出力電圧を安定化する直流安定化電源装置
において、前記直流電圧が印加される端子間に接
続した抵抗、ダイオード及びコンデンサの直列回
路と、前記直流電圧が印加される端子とスイツチ
ング・レギユレータ間に接続され前記直列回路の
コンデンサに得られる電圧がゲートに印加される
FET素子と、前記スイツチング・レギユレータ
から得られるリセツト電圧を分圧し前記FET素
子のゲートに与える分圧抵抗とからなる突入電流
制御回路を設けたことを特徴としている。
流電流を入力するスイツチング・レギユレータを
用いて出力電圧を安定化する直流安定化電源装置
において、前記直流電圧が印加される端子間に接
続した抵抗、ダイオード及びコンデンサの直列回
路と、前記直流電圧が印加される端子とスイツチ
ング・レギユレータ間に接続され前記直列回路の
コンデンサに得られる電圧がゲートに印加される
FET素子と、前記スイツチング・レギユレータ
から得られるリセツト電圧を分圧し前記FET素
子のゲートに与える分圧抵抗とからなる突入電流
制御回路を設けたことを特徴としている。
（作用）
電源投入時には、はじめに直流電圧が直列回路
内のコンデンサに充電され、これがスイツチン
グ・レギユレータに印加されてスイツチング・レ
ギユレータをスタートさせる。スイツチング・レ
ギユレータがスタートすると、リセツト電圧が発
生し、これがFET素子のゲートに印加され、
FET素子をオンとする。ここでFET素子のオン
抵抗は、はじめは大きく、徐々に小さくなるよう
に変化し、突入電流を効果的に制限するようにし
ている。
内のコンデンサに充電され、これがスイツチン
グ・レギユレータに印加されてスイツチング・レ
ギユレータをスタートさせる。スイツチング・レ
ギユレータがスタートすると、リセツト電圧が発
生し、これがFET素子のゲートに印加され、
FET素子をオンとする。ここでFET素子のオン
抵抗は、はじめは大きく、徐々に小さくなるよう
に変化し、突入電流を効果的に制限するようにし
ている。
（実施例）
第１図は、本考案装置の一例を示す構成接続図
である。図において、第６図従来装置の各部分と
対応する部分には同一符号を付して示す。本考案
装置においては、突入電流制限回路６を、直流電
圧Eiが印加される端子３１，３２間に互いに直列
に接続した抵抗R1、ダイオードD1、コンデンサ
C1と、直流電圧Eiが印加される端子３１とスイ
ツチング・レギユレータ４との間に接続され、コ
ンデンサC1に得られる電圧EGがゲートに印加さ
れるFET素子Q1と、スイツチング・レギユレー
タ４から得られるリセツト電圧VR（トランスＴの
１次巻線に生ずる電圧に対応）を分圧し、FET
素子Q1のゲートに与える分圧抵抗R2，R3とで構
成したものである。なお、スイツチング・レギユ
レータ４において、トランスＴの１次コイルの両
端には、コンデンサC2とダイオードD2からなる
直列回路が接続されており、トランスＴのバツク
スイング電圧を吸収するようにしている。
である。図において、第６図従来装置の各部分と
対応する部分には同一符号を付して示す。本考案
装置においては、突入電流制限回路６を、直流電
圧Eiが印加される端子３１，３２間に互いに直列
に接続した抵抗R1、ダイオードD1、コンデンサ
C1と、直流電圧Eiが印加される端子３１とスイ
ツチング・レギユレータ４との間に接続され、コ
ンデンサC1に得られる電圧EGがゲートに印加さ
れるFET素子Q1と、スイツチング・レギユレー
タ４から得られるリセツト電圧VR（トランスＴの
１次巻線に生ずる電圧に対応）を分圧し、FET
素子Q1のゲートに与える分圧抵抗R2，R3とで構
成したものである。なお、スイツチング・レギユ
レータ４において、トランスＴの１次コイルの両
端には、コンデンサC2とダイオードD2からなる
直列回路が接続されており、トランスＴのバツク
スイング電圧を吸収するようにしている。
このように構成した装置の動作を、次に第２図
〜第５図の波形図を参照しながら説明する。
〜第５図の波形図を参照しながら説明する。
いま、電源スイツチ２が投入され、整流回路３
の出力直流電圧Eiが第２図に示すように立上る
と、コンデンサC1は、この直流電圧Eiにより抵
抗R1、ダイオードD1を介して充電され、その端
子電圧EGは、第３図に示すように時定数τ＝
C1・R1で徐々に増大する。この端子電圧EGは(1)
式で表わすことができる。
の出力直流電圧Eiが第２図に示すように立上る
と、コンデンサC1は、この直流電圧Eiにより抵
抗R1、ダイオードD1を介して充電され、その端
子電圧EGは、第３図に示すように時定数τ＝
C1・R1で徐々に増大する。この端子電圧EGは(1)
式で表わすことができる。
EG＝Ei（１−e-t/C1
Claims (1)
- 【実用新案登録請求の範囲】 直流電圧を入力するスイツチング・レギユレー
タを用いて出力電圧を安定化する直流安定化電源
装置において、 前記直流電圧が印加される端子間に接続した抵
抗、ダイオード及びコンデンサの直列回路と、前
記直流電圧が印加される端子とスイツチング・レ
ギユレータ間に接続され前記直列回路のコンデン
サに得られる電圧がゲートに印加されるFET素
子と、前記スイツチング・レギユレータから得ら
れるリセツト電圧を分圧し前記FET素子のゲー
トに与える分圧抵抗とからなる突入電流制御回路
を設けたことを特徴とする直流安定化電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18589486U JPH0521988Y2 (ja) | 1986-12-02 | 1986-12-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18589486U JPH0521988Y2 (ja) | 1986-12-02 | 1986-12-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390983U JPS6390983U (ja) | 1988-06-13 |
| JPH0521988Y2 true JPH0521988Y2 (ja) | 1993-06-04 |
Family
ID=31134948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18589486U Expired - Lifetime JPH0521988Y2 (ja) | 1986-12-02 | 1986-12-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521988Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6544110B2 (ja) * | 2015-07-23 | 2019-07-17 | 日産自動車株式会社 | 電源制御装置 |
-
1986
- 1986-12-02 JP JP18589486U patent/JPH0521988Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6390983U (ja) | 1988-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263528B2 (en) | Resonant converter with adaptive switching frequency and the method thereof | |
| JPH0521988Y2 (ja) | ||
| JP2004519190A (ja) | スイッチング電源 | |
| JP2805861B2 (ja) | 電源装置 | |
| JP3580491B2 (ja) | スイッチング電源装置 | |
| JPH0521990Y2 (ja) | ||
| JPS58148680A (ja) | 自励発振回路 | |
| JPH0615473Y2 (ja) | 直流電源の突入電流制限回路 | |
| JP2653808B2 (ja) | 充電回路 | |
| JPH08205533A (ja) | 整流回路 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JP2513741Y2 (ja) | スイッチング電源の過電流検出回路 | |
| JPS6142166Y2 (ja) | ||
| JP2736713B2 (ja) | スイッチングレギュレータ | |
| JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 | |
| JPH0333182Y2 (ja) | ||
| JP3356801B2 (ja) | 突入電流防止回路 | |
| JPS6155340B2 (ja) | ||
| JPH0537672Y2 (ja) | ||
| JPS6145524Y2 (ja) | ||
| JPH0377286U (ja) | ||
| JPH10257760A (ja) | スイッチング電源回路 | |
| JPH0231913Y2 (ja) | ||
| JPS60207450A (ja) | 電流制御装置 | |
| JPS5836236Y2 (ja) | 電圧制御装置 |