JPS5836236Y2 - 電圧制御装置 - Google Patents
電圧制御装置Info
- Publication number
- JPS5836236Y2 JPS5836236Y2 JP9227778U JP9227778U JPS5836236Y2 JP S5836236 Y2 JPS5836236 Y2 JP S5836236Y2 JP 9227778 U JP9227778 U JP 9227778U JP 9227778 U JP9227778 U JP 9227778U JP S5836236 Y2 JPS5836236 Y2 JP S5836236Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- voltage control
- operational amplifier
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
本考案は発振回路用演算増幅器、電圧制御用演算増幅器
および比較回路用演算増幅器を有するスイッチング式定
電圧回路よりなる電圧制御装置に関するもので、広範囲
な入力電圧にわたって一定の直流出力電圧が得られるよ
うにしたものである。
および比較回路用演算増幅器を有するスイッチング式定
電圧回路よりなる電圧制御装置に関するもので、広範囲
な入力電圧にわたって一定の直流出力電圧が得られるよ
うにしたものである。
以下本考案の一実施例を従来例とともに添付図面を用い
て説明する。
て説明する。
第1図、第2図に本考案の回路図を、第3図に動作説明
のための波形図をおのおの示す。
のための波形図をおのおの示す。
第1図において1−1′は交流電源入力端子、2は整流
回路、3は平滑用コンデンサ、4は整流回路2の出力電
圧を降圧して逆流防止用ダイオード5に加えるための抵
抗、6はブリーダ抵抗、7は発振回路を構成する第1の
演算増巾器、8および9は両者の時定数で第1の演算増
幅器7を発振させるための抵抗およびコンデンサ、10
は第1の演算増巾器7のフィードバック用抵抗、11.
12は電源供給用抵抗、13および14は発振波形整形
用の抵抗およびコンデンサである。
回路、3は平滑用コンデンサ、4は整流回路2の出力電
圧を降圧して逆流防止用ダイオード5に加えるための抵
抗、6はブリーダ抵抗、7は発振回路を構成する第1の
演算増巾器、8および9は両者の時定数で第1の演算増
幅器7を発振させるための抵抗およびコンデンサ、10
は第1の演算増巾器7のフィードバック用抵抗、11.
12は電源供給用抵抗、13および14は発振波形整形
用の抵抗およびコンデンサである。
また、15は比較回路を構成する第2の演算増巾器で、
e端子に発振出力信号が加わり、■端子には電圧制御用
である第3の演算増巾器16の出力信号が加わる。
e端子に発振出力信号が加わり、■端子には電圧制御用
である第3の演算増巾器16の出力信号が加わる。
17は第2の演算増巾器15の負荷抵抗、18はドライ
ブトランジスタ、19は出力トランジスタ、20はドラ
イブトランス、21は出カドランスで一次側巻線22.
二次側出力巻線23および二次側フィードバック巻線2
4を有し、二次側出力巻線23には整流平滑回路を構成
するダイオード25およびコンテ゛ンサ26を介して負
荷27を接続しており、二次側フィードバック巻線24
にも整流ダイオード28および平滑コンテ゛ンサ29を
接続している。
ブトランジスタ、19は出力トランジスタ、20はドラ
イブトランス、21は出カドランスで一次側巻線22.
二次側出力巻線23および二次側フィードバック巻線2
4を有し、二次側出力巻線23には整流平滑回路を構成
するダイオード25およびコンテ゛ンサ26を介して負
荷27を接続しており、二次側フィードバック巻線24
にも整流ダイオード28および平滑コンテ゛ンサ29を
接続している。
30.31.32は前記ダイオード28およびコンデン
サ29による整流平滑出力電圧を分圧するための抵抗お
よび可変抵抗器で、前記可変抵抗器31の可動端子を前
記第3の演算増巾器16の■端子に接続している。
サ29による整流平滑出力電圧を分圧するための抵抗お
よび可変抵抗器で、前記可変抵抗器31の可動端子を前
記第3の演算増巾器16の■端子に接続している。
33は第3の演算増巾器16の基準電圧用のツェナーダ
イオードで、第3の演算増巾器16のe端子に接続して
いる。
イオードで、第3の演算増巾器16のe端子に接続して
いる。
そして前記第3の演算増巾器16の出力端子はダイオー
ド34を介して第2の演算増巾器15のO端子に接続し
ている。
ド34を介して第2の演算増巾器15のO端子に接続し
ている。
ここで、35は第3の演算増巾器16の基準電圧設定用
の抵抗、36は負荷抵抗、37はダイオード34からの
出力信号が抵抗38に流れるのを阻止する逆流防止用ダ
イオード、39はバイアス抵抗、40は負荷抵抗である
。
の抵抗、36は負荷抵抗、37はダイオード34からの
出力信号が抵抗38に流れるのを阻止する逆流防止用ダ
イオード、39はバイアス抵抗、40は負荷抵抗である
。
上記構成の動作を簡単に説明する。
いま、交流電源入力端子1−1′に交流電源を加えると
、抵抗4,6にて降圧された直流電圧がダイオード5を
介して第1〜第3の演算増巾器7,15.16に印加さ
れる。
、抵抗4,6にて降圧された直流電圧がダイオード5を
介して第1〜第3の演算増巾器7,15.16に印加さ
れる。
すると、第1の演算増巾器7が発振動作を開始し、その
出力信号が第2の演算増巾器15に加わり、さらにトラ
ンジスタ18.19で゛増巾されて出カドランス21に
加わる。
出力信号が第2の演算増巾器15に加わり、さらにトラ
ンジスタ18.19で゛増巾されて出カドランス21に
加わる。
そして二次側出力巻線23より得られた整流出力電圧を
負荷27に供給する一方、ダイオード28.コンデンサ
29の出力端にも直流電圧が得られる。
負荷27に供給する一方、ダイオード28.コンデンサ
29の出力端にも直流電圧が得られる。
なお、このときダイオード28.コンデンサ29の出力
端に得られる直流電圧の値をダイオード5の出力側に得
られる電圧より高く設定しておくと、ダイオード28の
導通後はダイオード5はカットオフとなる。
端に得られる直流電圧の値をダイオード5の出力側に得
られる電圧より高く設定しておくと、ダイオード28の
導通後はダイオード5はカットオフとなる。
一方、出力トランジスタ19には整流回路2の出力電圧
が直接加わり、交流電源の変化(100,120゜20
0V)に伴なう整流出力電圧の変化によって一次側電圧
が変化するため、これに比例して二次側出力巻線23お
よび二次側フィードバック巻線24の出力電圧も変化す
ることになる。
が直接加わり、交流電源の変化(100,120゜20
0V)に伴なう整流出力電圧の変化によって一次側電圧
が変化するため、これに比例して二次側出力巻線23お
よび二次側フィードバック巻線24の出力電圧も変化す
ることになる。
したがって、e端子に基準電圧が加わり、■端子に上記
変動電圧が加わる第30演算増巾器16の出力端には基
準電圧と変動電圧の差電圧JVが発生する。
変動電圧が加わる第30演算増巾器16の出力端には基
準電圧と変動電圧の差電圧JVが発生する。
ここで、第2の演算増巾器15のe端子には発振出力信
号が加わっているため第2の演算増巾器15の出力端に
は第2図に示す矩形波が得られる。
号が加わっているため第2の演算増巾器15の出力端に
は第2図に示す矩形波が得られる。
いま、第2図の演算増巾器15の■端子に加わるJV雷
電圧小さいときを考えると、第3図aに示すように入力
信号は■1の直流動作レベルを持ち、第2の演算増巾器
15の出力にはパルス巾がtlのパルスが得られる。
電圧小さいときを考えると、第3図aに示すように入力
信号は■1の直流動作レベルを持ち、第2の演算増巾器
15の出力にはパルス巾がtlのパルスが得られる。
一方1.(V電圧が大きいときを考えると、第3図すに
示すように入力信号の動作レベルはVlより■2に上昇
し、出力にはパルス巾がtlよりせまいt2のパルスが
得られる。
示すように入力信号の動作レベルはVlより■2に上昇
し、出力にはパルス巾がtlよりせまいt2のパルスが
得られる。
このように第2の演算増巾器15の出力には整流電圧の
変化によってパルス巾が変化する出力が現われ、これに
伴って出カドランス21に発生するパルス電圧もパルス
巾が変化するが、パルス波高値も整流電圧の変化に比例
して高低するため、整流ダイオード25の整流電圧は交
流電源電圧が高いときはパルス巾は狭く、波高値は高く
、一方交流電源電圧が低いときはパルス巾は広いが波高
値が低くなり、それぞれ平均すると一定値の直流電圧と
なって負荷27に印加されることになる。
変化によってパルス巾が変化する出力が現われ、これに
伴って出カドランス21に発生するパルス電圧もパルス
巾が変化するが、パルス波高値も整流電圧の変化に比例
して高低するため、整流ダイオード25の整流電圧は交
流電源電圧が高いときはパルス巾は狭く、波高値は高く
、一方交流電源電圧が低いときはパルス巾は広いが波高
値が低くなり、それぞれ平均すると一定値の直流電圧と
なって負荷27に印加されることになる。
以上基本的な動作説明をしたが、上記構成において安定
化範囲を広くしたい場合、たとえば交流電源電圧100
〜300■の範囲にわたって安定した直流電圧を得よう
と、出カドランス21および発振回路の時定数を設計変
更しようとすると相当な無理が生じる。
化範囲を広くしたい場合、たとえば交流電源電圧100
〜300■の範囲にわたって安定した直流電圧を得よう
と、出カドランス21および発振回路の時定数を設計変
更しようとすると相当な無理が生じる。
特にトランスの設計においては性能の高いトランスを設
計する必要があり、コスト的に高くなるという欠点が生
じる。
計する必要があり、コスト的に高くなるという欠点が生
じる。
一方、回路をそのままにしておくと、例えば交流電源電
圧が高くなった場合、負荷27に加わる電圧も、例えば
12V一定にしたいのにその値が13V、14Vになっ
てしまうという問題がある。
圧が高くなった場合、負荷27に加わる電圧も、例えば
12V一定にしたいのにその値が13V、14Vになっ
てしまうという問題がある。
本考案はこの問題点を簡単な構成で解決するもので、図
示するように上記した構成に加えて、整流回路2の出力
端と第3の演算増巾器16の■端子との間に抵抗41を
挿入し、第3の演算増巾器16の■端子に加わる変動す
る電圧(比較電圧)をさらに大きく変動する電圧とした
ものである。
示するように上記した構成に加えて、整流回路2の出力
端と第3の演算増巾器16の■端子との間に抵抗41を
挿入し、第3の演算増巾器16の■端子に加わる変動す
る電圧(比較電圧)をさらに大きく変動する電圧とした
ものである。
すなわち、整流ダイオード28と平滑コンデンさ29に
よる直流電圧に抵抗41による整流電圧を加算すること
により、変化分jVの値が大きくなり、結果的に整流ダ
イオード25および平滑コンデンサ26により負荷27
に加わる直流電圧が広範囲の電圧変化によっても常に一
定に保されることになる。
よる直流電圧に抵抗41による整流電圧を加算すること
により、変化分jVの値が大きくなり、結果的に整流ダ
イオード25および平滑コンデンサ26により負荷27
に加わる直流電圧が広範囲の電圧変化によっても常に一
定に保されることになる。
以上説明したように本考案によれば抵抗を1つ追加する
だけで、交流電源電圧の広範囲な変化に対しても常に一
定の直流電圧を負荷に印加することができ、実用上極め
て効果的である。
だけで、交流電源電圧の広範囲な変化に対しても常に一
定の直流電圧を負荷に印加することができ、実用上極め
て効果的である。
第1図は本考案の一実施例における電圧制御装置の回路
図、第2図は同装置の要部回路図、第3図a、l)は同
装置の動作説明のための波形図である。 2・・・・・・整流回路、3・・・・・・平滑コンテ゛
ンサ、7・・・・・・第1の演算増巾器、15・・・・
・・第2の演算増巾器、16・・・・・・第3の演算増
巾器、21・・・・・・出カドランス、22・・・・・
・−次巻線、23・・・・・・出力巻線、24・・・・
・・フィードバック巻線、25.28・・・・・・整流
ダイオード、26.29・・・・・・平滑コンテツサ、
27・・・・・・負荷、30.32・・・・・・抵抗、
31・・・・・・可変抵抗器、33・・・・・・ツェナ
ーダイオード、41・・・・・・抵抗。
図、第2図は同装置の要部回路図、第3図a、l)は同
装置の動作説明のための波形図である。 2・・・・・・整流回路、3・・・・・・平滑コンテ゛
ンサ、7・・・・・・第1の演算増巾器、15・・・・
・・第2の演算増巾器、16・・・・・・第3の演算増
巾器、21・・・・・・出カドランス、22・・・・・
・−次巻線、23・・・・・・出力巻線、24・・・・
・・フィードバック巻線、25.28・・・・・・整流
ダイオード、26.29・・・・・・平滑コンテツサ、
27・・・・・・負荷、30.32・・・・・・抵抗、
31・・・・・・可変抵抗器、33・・・・・・ツェナ
ーダイオード、41・・・・・・抵抗。
Claims (1)
- 交流電源電圧を整流して直流電圧化する整流回路と、出
カドランスの一次側巻線と直列に接続されて前記整流回
路の出力端に接続された出力トランジスタと、発振回路
と、前記出カドランスの二次側より得られて負荷に加わ
る直流出力電圧に比例した非安定化電圧が一方の入力端
子に加わり、他方の入力端子に基準電圧が加わり前記非
安定化電圧の基準電圧に対する変化分を出力として発生
する電圧制御手段と、前記発振回路の出力信号を一方の
入力とし前記電圧制御手段の出力信号を他方の入力とし
て前記電圧制御手段の出力信号レベルに応じてパルス巾
の異なる出力信号を出力する比較手段とを設け、この比
較手段の出力をドライブ段を介して前記出力トランジス
タに加え、かつ前記整流回路の出力を抵抗を介して前記
電圧制御手段の一方の入力端子に前記非安定化電圧とと
もに加えるようにした電圧制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9227778U JPS5836236Y2 (ja) | 1978-07-03 | 1978-07-03 | 電圧制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9227778U JPS5836236Y2 (ja) | 1978-07-03 | 1978-07-03 | 電圧制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5510355U JPS5510355U (ja) | 1980-01-23 |
JPS5836236Y2 true JPS5836236Y2 (ja) | 1983-08-15 |
Family
ID=29022298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9227778U Expired JPS5836236Y2 (ja) | 1978-07-03 | 1978-07-03 | 電圧制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5836236Y2 (ja) |
-
1978
- 1978-07-03 JP JP9227778U patent/JPS5836236Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5510355U (ja) | 1980-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0357713B2 (ja) | ||
EP0083216A2 (en) | Stabilizing power supply apparatus | |
JPS5836236Y2 (ja) | 電圧制御装置 | |
JPH0611187B2 (ja) | スイツチング電源 | |
JP2976044B2 (ja) | Dc−dcコンバータ | |
JP2580379Y2 (ja) | スイッチング安定化電源装置 | |
JPS5840917B2 (ja) | スイッチング電源装置 | |
JPH0431611Y2 (ja) | ||
JPH0377286U (ja) | ||
JPH0521988Y2 (ja) | ||
JPS5924627B2 (ja) | スイッチング電源 | |
JPH0521990Y2 (ja) | ||
JP2692137B2 (ja) | スイッチング電源装置 | |
JP2500989Y2 (ja) | スイッチング電源 | |
JPH09205768A (ja) | 同期整流回路 | |
JPH0317586Y2 (ja) | ||
JPH07114545B2 (ja) | スイッチング電源装置 | |
JPH028552Y2 (ja) | ||
JPH019270Y2 (ja) | ||
JPS591418Y2 (ja) | スイツチング形電源回路 | |
JPH04118786U (ja) | 安定化スイツチング電源装置 | |
JPH0141047B2 (ja) | ||
JPH07114546B2 (ja) | スイッチング電源装置 | |
JPH0343835Y2 (ja) | ||
JPH0231913Y2 (ja) |