JPH05211151A - 半導体素子用基板及び半導体素子の製造方法 - Google Patents
半導体素子用基板及び半導体素子の製造方法Info
- Publication number
- JPH05211151A JPH05211151A JP31585591A JP31585591A JPH05211151A JP H05211151 A JPH05211151 A JP H05211151A JP 31585591 A JP31585591 A JP 31585591A JP 31585591 A JP31585591 A JP 31585591A JP H05211151 A JPH05211151 A JP H05211151A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- film
- manufacturing
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】基板の変形・割れや、半導体層表面の変形・半
導体塊の形成などを防止できる半導体素子用基板、及
び、半導体素子の製造方法を提供する。 【構成】絶縁性基板１上に、網目状にパターニングされ
た半導体膜２を有す半導体素子製造用基板を用いる。該
半導体素子製造用基板に、高周波アニール・高周波酸化
・高周波ＣＶＤ工程を行なった後、網目状の半導体層を
デバイス形状に分離する工程を含むことを特徴とした、
絶縁性基板上の半導体素子の製造方法を用いる。
導体塊の形成などを防止できる半導体素子用基板、及
び、半導体素子の製造方法を提供する。 【構成】絶縁性基板１上に、網目状にパターニングされ
た半導体膜２を有す半導体素子製造用基板を用いる。該
半導体素子製造用基板に、高周波アニール・高周波酸化
・高周波ＣＶＤ工程を行なった後、網目状の半導体層を
デバイス形状に分離する工程を含むことを特徴とした、
絶縁性基板上の半導体素子の製造方法を用いる。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子用基板、及
び、半導体素子の製造方法に関する。
び、半導体素子の製造方法に関する。
【０００２】
【従来の技術】本発明者は、平成１年特許願第０１９１
３３号「高周波ＣＶＤ法」、平成１年特許願第０１９１
４１号「高周波アニール方法」、平成１年特許願０２７
９７６号「高周波酸化法」、平成２年特許願第１０３８
１４号「誘導加熱装置および誘導加熱方法」、平成２年
特許願第１４０７０４号「誘導加熱方式」の一連の発明
により、ガラスなどの絶縁性基板上に良質の大面積半導
体層を形成する方法、良質の熱酸化膜を形成する方法、
および、高品質のＣＶＤ堆積膜を形成する方法を提供し
た。
３３号「高周波ＣＶＤ法」、平成１年特許願第０１９１
４１号「高周波アニール方法」、平成１年特許願０２７
９７６号「高周波酸化法」、平成２年特許願第１０３８
１４号「誘導加熱装置および誘導加熱方法」、平成２年
特許願第１４０７０４号「誘導加熱方式」の一連の発明
により、ガラスなどの絶縁性基板上に良質の大面積半導
体層を形成する方法、良質の熱酸化膜を形成する方法、
および、高品質のＣＶＤ堆積膜を形成する方法を提供し
た。
【０００３】従来、絶縁性基板上に良質の大面積半導体
層を形成する際には、図３に示したような構造の基板が
用いられてきた。また、良質の熱酸化膜を形成する際に
は、図４のような構造の基板が、高品質のＣＶＤ堆積膜
を形成する際には、図４、または、図５のような構造の
基板が用いられてきた。図３（ａ）、図４（ａ）、図５
（ａ）は平面図、図３（ｂ）、図４（ｂ）、図５（ｂ）
は、それぞれの平面図のＡ−Ａ′における断面図であ
る。図３、図４、図５において、１は絶縁性基板、２は
半導体層、３はＣＶＤＳｉＯ2 層などである。
層を形成する際には、図３に示したような構造の基板が
用いられてきた。また、良質の熱酸化膜を形成する際に
は、図４のような構造の基板が、高品質のＣＶＤ堆積膜
を形成する際には、図４、または、図５のような構造の
基板が用いられてきた。図３（ａ）、図４（ａ）、図５
（ａ）は平面図、図３（ｂ）、図４（ｂ）、図５（ｂ）
は、それぞれの平面図のＡ−Ａ′における断面図であ
る。図３、図４、図５において、１は絶縁性基板、２は
半導体層、３はＣＶＤＳｉＯ2 層などである。
【０００４】
【発明が解決しようとする課題】しかしながら、前記平
成１年特許願第０１９１４１号「高周波アニール方
法」、平成２年特許願第１０３８１４号「誘導加熱装置
および誘導加熱方法」、および平成２年特許願第１４０
７０４号「誘導加熱方式」の発明により、図３に示した
ような従来構造の基板を用いて、良質の大面積半導体層
を形成すると、一度に巨大な面積の加熱・溶融領域が得
られるために、熱応力による基板の変形・割れや、溶融
した半導体層の表面張力に起因する半導体層表面の変形
・半導体塊の形成等が発生しやすいという問題がある。
成１年特許願第０１９１４１号「高周波アニール方
法」、平成２年特許願第１０３８１４号「誘導加熱装置
および誘導加熱方法」、および平成２年特許願第１４０
７０４号「誘導加熱方式」の発明により、図３に示した
ような従来構造の基板を用いて、良質の大面積半導体層
を形成すると、一度に巨大な面積の加熱・溶融領域が得
られるために、熱応力による基板の変形・割れや、溶融
した半導体層の表面張力に起因する半導体層表面の変形
・半導体塊の形成等が発生しやすいという問題がある。
【０００５】また、平成２年特許願第０２７９７６号
「高周波酸化法」、平成２年特許願第１０３８１４号
「誘導加熱装置および誘導加熱方法」、および、平成２
年特許願第１４０７０４号「誘導加熱方式」の発明によ
り、図４に示したような従来構造の基板を用いて、良質
の熱酸化膜を形成すると、加熱したい半導体層２が絶縁
基板１状で島状に存在するために、半導体層２中に渦電
流が誘起されにくく、その結果、加熱されにくいという
問題がある。
「高周波酸化法」、平成２年特許願第１０３８１４号
「誘導加熱装置および誘導加熱方法」、および、平成２
年特許願第１４０７０４号「誘導加熱方式」の発明によ
り、図４に示したような従来構造の基板を用いて、良質
の熱酸化膜を形成すると、加熱したい半導体層２が絶縁
基板１状で島状に存在するために、半導体層２中に渦電
流が誘起されにくく、その結果、加熱されにくいという
問題がある。
【０００６】さらに、平成１年特許願第０１９１３３号
「高周波ＣＶＤ法」、平成２年特許願第１０３８１４号
「誘導加熱装置および誘導加熱方法」、および、平成２
年特許願第１４０７０４号「誘導加熱方式」の発明によ
り、図４や図５に示したような従来構造の基板を用い
て、高品質のＣＶＤ堆積膜を形成すると、上記高周波酸
化の場合と同様に、加熱したい半導体層２が絶縁基板１
上で島上に存在するために、半導体層２中に渦電流が誘
起されにくく、その結果、加熱されにくいという問題点
がある。
「高周波ＣＶＤ法」、平成２年特許願第１０３８１４号
「誘導加熱装置および誘導加熱方法」、および、平成２
年特許願第１４０７０４号「誘導加熱方式」の発明によ
り、図４や図５に示したような従来構造の基板を用い
て、高品質のＣＶＤ堆積膜を形成すると、上記高周波酸
化の場合と同様に、加熱したい半導体層２が絶縁基板１
上で島上に存在するために、半導体層２中に渦電流が誘
起されにくく、その結果、加熱されにくいという問題点
がある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、絶縁性基板上に、将来半導体素子群に
なる半導体膜領域群を少なくとも含む、半導体膜領域群
を接続した二次元の網目状にパターニングされた半導体
膜を有すことを特徴とする半導体素子製造用基板、また
は、絶縁性基板上に、将来半導体素子群になる半導体膜
領域群を少くとも、含む、半導体膜領域群を接続した二
次元の網目状の堀込みパターンを有し、該堀込みパター
ンに半導体を埋め込んだことを特徴とする半導体素子製
造用基板を用いる。
め、本発明では、絶縁性基板上に、将来半導体素子群に
なる半導体膜領域群を少なくとも含む、半導体膜領域群
を接続した二次元の網目状にパターニングされた半導体
膜を有すことを特徴とする半導体素子製造用基板、また
は、絶縁性基板上に、将来半導体素子群になる半導体膜
領域群を少くとも、含む、半導体膜領域群を接続した二
次元の網目状の堀込みパターンを有し、該堀込みパター
ンに半導体を埋め込んだことを特徴とする半導体素子製
造用基板を用いる。
【０００８】さらに、本発明は、上記した２種の半導体
素子製造用基板を誘導加熱することにより、網目状の半
導体層を高周波アニールした後、該網目状の半導体層を
デバイス形状に分離する工程を含むことを特徴とする絶
縁性基板上の半導体素子の製造方法、および、上記した
２種の半導体素子製造用基板を、酸化性ガス雰囲気中で
誘導加熱することにより、網目状の半導体層表面を酸化
した後、該網目状の半導体層をデバイス形状に分離する
工程を含むことを特徴とする絶縁性基板上の半導体素子
の製造方法、および、上記した２種の半導体素子製造用
基板を、熱反応性ガス中で誘導加熱することにより、網
目状の半導体層表面に選択的に熱化学反応堆積を形成し
た後、該網目状の半導体層をデバイス形状に分離する工
程を含むことを特徴とする絶縁性基板上の半導体素子の
製造方法である。
素子製造用基板を誘導加熱することにより、網目状の半
導体層を高周波アニールした後、該網目状の半導体層を
デバイス形状に分離する工程を含むことを特徴とする絶
縁性基板上の半導体素子の製造方法、および、上記した
２種の半導体素子製造用基板を、酸化性ガス雰囲気中で
誘導加熱することにより、網目状の半導体層表面を酸化
した後、該網目状の半導体層をデバイス形状に分離する
工程を含むことを特徴とする絶縁性基板上の半導体素子
の製造方法、および、上記した２種の半導体素子製造用
基板を、熱反応性ガス中で誘導加熱することにより、網
目状の半導体層表面に選択的に熱化学反応堆積を形成し
た後、該網目状の半導体層をデバイス形状に分離する工
程を含むことを特徴とする絶縁性基板上の半導体素子の
製造方法である。
【０００９】
【作用】良質の大面積半導体層を形成する際に、巨大な
面積の加熱・溶融領域に起因した基板の変形・割れや、
半導体層表面の変形・半導体塊の形成などを防止するに
は、従来デバイスにならない部分の半導体層をあらかじ
め除去し、加熱・溶融される半導体層の面積と体積を大
幅に減少させておけばよい。しかしながら、単に、島状
に半導体層を従来のデバイス形状にパターニングしただ
けでは、誘導渦電流密度が低く、効率的な加熱・溶融が
できない。これは、渦電流を発生させる誘導起電力が、
閉曲線形状を貫く磁束の数に比例するため、島状のデバ
イス形状のように、閉曲線形状の面積が小さいと誘導起
電力が小さく、結果として渦電流密度も低くなるからで
ある。そのため、加熱・溶融したい半導体層の面積と体
積がなるべく減少するように考慮しつつ、将来のデバイ
ス形状群を基板全体で網目状に接続した形状に、半導体
層をパターニングした半導体素子製造用基板を用いれ
ば、渦電流密度が低くならず、効率的な加熱・溶融がで
きる。
面積の加熱・溶融領域に起因した基板の変形・割れや、
半導体層表面の変形・半導体塊の形成などを防止するに
は、従来デバイスにならない部分の半導体層をあらかじ
め除去し、加熱・溶融される半導体層の面積と体積を大
幅に減少させておけばよい。しかしながら、単に、島状
に半導体層を従来のデバイス形状にパターニングしただ
けでは、誘導渦電流密度が低く、効率的な加熱・溶融が
できない。これは、渦電流を発生させる誘導起電力が、
閉曲線形状を貫く磁束の数に比例するため、島状のデバ
イス形状のように、閉曲線形状の面積が小さいと誘導起
電力が小さく、結果として渦電流密度も低くなるからで
ある。そのため、加熱・溶融したい半導体層の面積と体
積がなるべく減少するように考慮しつつ、将来のデバイ
ス形状群を基板全体で網目状に接続した形状に、半導体
層をパターニングした半導体素子製造用基板を用いれ
ば、渦電流密度が低くならず、効率的な加熱・溶融がで
きる。
【００１０】絶縁性基板上の半導体素子を製造する際
に、上記した、将来のデバイス形状群を基板全体で網目
状に接続した形状に、半導体層をパターニングした半導
体素子製造用基板を用いて、本発明者による前記高周波
アニール・高周波酸化・高周波ＣＶＤの工程を行なえ
ば、上記した理由により効率的な加熱・溶融ができるこ
とは明白である。しかし、網目状にパターニングした半
導体層のままでは、半導体素子の電気的分離ができない
ので、半導体素子は動作しない。そのため、前記高周波
アニール・高周波酸化・高周波ＣＶＤの工程を行なった
後、網目状の半導体層をデバイス形状に分離する工程を
行なえば、効率的な加熱・溶融ができるうえに、動作す
る半導体素子が得られる。
に、上記した、将来のデバイス形状群を基板全体で網目
状に接続した形状に、半導体層をパターニングした半導
体素子製造用基板を用いて、本発明者による前記高周波
アニール・高周波酸化・高周波ＣＶＤの工程を行なえ
ば、上記した理由により効率的な加熱・溶融ができるこ
とは明白である。しかし、網目状にパターニングした半
導体層のままでは、半導体素子の電気的分離ができない
ので、半導体素子は動作しない。そのため、前記高周波
アニール・高周波酸化・高周波ＣＶＤの工程を行なった
後、網目状の半導体層をデバイス形状に分離する工程を
行なえば、効率的な加熱・溶融ができるうえに、動作す
る半導体素子が得られる。
【００１１】
【実施例】図１（ａ），（ｂ）は、特許請求の範囲、請
求項１に記載の半導体素子製造用基板の一実施例を示し
たものである。図１（ａ）は、平面図、図１（ｂ）は図
１（ａ）のＡ−Ａ′部の断面図を示している。図１
（ｂ）において、４はガラス基板、５はシリコン層、６
はキャップＣＶＤＳｉＯ2 層である。ガラス基板４は、
無アルカリガラスや石英ガラスを用いたり、それらのガ
ラスにＣＶＤ法やスパッタ法などで酸化硅素膜や窒化硅
素膜などを堆積させた基板を用いる。シリコン層５は、
ＣＶＤ法やスパッタ法などで堆積させた多結晶シリコン
膜や非晶質シリコン膜を、フォトレジスト・エッチング
工程で、網目状のパターンに加工すれば簡単に形成でき
る。その後、ＣＶＤ法やスパッタ法などで酸化硅素膜や
窒化硅素膜などのキャップ膜６を堆積させれば、特許請
求の範囲、請求項１に記載の半導体素子製造用基板は容
易に実施できる。
求項１に記載の半導体素子製造用基板の一実施例を示し
たものである。図１（ａ）は、平面図、図１（ｂ）は図
１（ａ）のＡ−Ａ′部の断面図を示している。図１
（ｂ）において、４はガラス基板、５はシリコン層、６
はキャップＣＶＤＳｉＯ2 層である。ガラス基板４は、
無アルカリガラスや石英ガラスを用いたり、それらのガ
ラスにＣＶＤ法やスパッタ法などで酸化硅素膜や窒化硅
素膜などを堆積させた基板を用いる。シリコン層５は、
ＣＶＤ法やスパッタ法などで堆積させた多結晶シリコン
膜や非晶質シリコン膜を、フォトレジスト・エッチング
工程で、網目状のパターンに加工すれば簡単に形成でき
る。その後、ＣＶＤ法やスパッタ法などで酸化硅素膜や
窒化硅素膜などのキャップ膜６を堆積させれば、特許請
求の範囲、請求項１に記載の半導体素子製造用基板は容
易に実施できる。
【００１２】図２（ａ），（ｂ）は、特許請求の範囲、
請求項２に記載の半導体素子製造用基板の一実施例を示
したものである。図２（ａ）は、平面図、図２（ａ）
は、図２（ａ）のＡ−Ａ′部の断面図を示している。図
２（ｂ）において、４はガラス基板、５はシリコン層、
６はキャップＣＶＤＳｉＯ2 層である。ガラス基板４
は、無アルカリガラスや石英ガラスを用い、フォトレジ
スト・エッチング工程で、網目状のパターンに堀込み加
工する。それらの基板をそのままか、あるいは、その上
にＣＶＤ法やスパッタ法などで酸化珪素膜や窒化硅素膜
などを堆積させた基板を用いる。シリコン層５は、ＣＶ
Ｄ法やスパッタ法などで堆積させた多結晶シリコン膜や
非晶質シリコン膜を堆積させた後、フォトレジスト・エ
ッチング工程で、網目状のパターンに加工すれば簡単に
形成できる。フォトレジスト・エッチング工程の結果、
表面の凹凸が著しい場合には、ポリッシングなどの機械
的・化学的表面研磨を行なってもよい。その後、ＣＶＤ
法やスパッタ法などで酸化硅素膜や窒化硅素膜などのキ
ャップ膜６を堆積させれば、特許請求の範囲、請求項２
に記載の半導体素子製造用基板は容易に実施できる。
請求項２に記載の半導体素子製造用基板の一実施例を示
したものである。図２（ａ）は、平面図、図２（ａ）
は、図２（ａ）のＡ−Ａ′部の断面図を示している。図
２（ｂ）において、４はガラス基板、５はシリコン層、
６はキャップＣＶＤＳｉＯ2 層である。ガラス基板４
は、無アルカリガラスや石英ガラスを用い、フォトレジ
スト・エッチング工程で、網目状のパターンに堀込み加
工する。それらの基板をそのままか、あるいは、その上
にＣＶＤ法やスパッタ法などで酸化珪素膜や窒化硅素膜
などを堆積させた基板を用いる。シリコン層５は、ＣＶ
Ｄ法やスパッタ法などで堆積させた多結晶シリコン膜や
非晶質シリコン膜を堆積させた後、フォトレジスト・エ
ッチング工程で、網目状のパターンに加工すれば簡単に
形成できる。フォトレジスト・エッチング工程の結果、
表面の凹凸が著しい場合には、ポリッシングなどの機械
的・化学的表面研磨を行なってもよい。その後、ＣＶＤ
法やスパッタ法などで酸化硅素膜や窒化硅素膜などのキ
ャップ膜６を堆積させれば、特許請求の範囲、請求項２
に記載の半導体素子製造用基板は容易に実施できる。
【００１３】図６，図７は、特許請求の範囲、請求項３
に記載の半導体素子の製造方法の一実施例を示したもの
である。図６（ａ）、図７（ａ）は、平面図、図６
（ｂ）、図７（ｂ）は、それぞれ図６（ａ）、図７
（ａ）のＡ−Ａ′部の断面図を示している。７は高周波
アニールされたシリコン層である。図６では、特許請求
の範囲、請求項１に記載の半導体素子製造用基板を用い
た実施例を説明している。まず、図１に示した構造の半
導体素子製造用基板を用い、本発明者による平成１年特
許願第０１９１４１号「高周波アニール方法」により、
シリコン層５を高周波アニール処理を施すと、すなわ
ち、ガラス基板４の耐熱温度以下の温度に全体を加熱
し、さらに、高周波の電源を照射すると、シリコン層の
みが選択的に加熱されて図６のようになる。この状態に
なると、高周波アニールされたシリコン層７は、アニー
ルする前のシリコン層５に比較すると結晶性が大幅に改
善された状態とすることができる。その後、フォトレジ
スト・エッチング工程を用いて、網目状の高周波アニー
ルされたシリコン層を、デバイス形状に分離する工程を
行なえば、図７の状態を実現できる。図７は、通常の半
導体素子製造工程中の基板の一状態であり、この後、通
常の半導体素子製造工程を用いて、高性能の半導体素子
を容易に完成させることができる。
に記載の半導体素子の製造方法の一実施例を示したもの
である。図６（ａ）、図７（ａ）は、平面図、図６
（ｂ）、図７（ｂ）は、それぞれ図６（ａ）、図７
（ａ）のＡ−Ａ′部の断面図を示している。７は高周波
アニールされたシリコン層である。図６では、特許請求
の範囲、請求項１に記載の半導体素子製造用基板を用い
た実施例を説明している。まず、図１に示した構造の半
導体素子製造用基板を用い、本発明者による平成１年特
許願第０１９１４１号「高周波アニール方法」により、
シリコン層５を高周波アニール処理を施すと、すなわ
ち、ガラス基板４の耐熱温度以下の温度に全体を加熱
し、さらに、高周波の電源を照射すると、シリコン層の
みが選択的に加熱されて図６のようになる。この状態に
なると、高周波アニールされたシリコン層７は、アニー
ルする前のシリコン層５に比較すると結晶性が大幅に改
善された状態とすることができる。その後、フォトレジ
スト・エッチング工程を用いて、網目状の高周波アニー
ルされたシリコン層を、デバイス形状に分離する工程を
行なえば、図７の状態を実現できる。図７は、通常の半
導体素子製造工程中の基板の一状態であり、この後、通
常の半導体素子製造工程を用いて、高性能の半導体素子
を容易に完成させることができる。
【００１４】図８，図９，図１０は、特許請求の範囲、
請求項４に記載の半導体素子の製造方法の一実施例を示
したものである。図８（ａ）、図９（ａ）、図１０
（ａ）は平面図であり、図８（ｂ）、図９（ｂ）、図１
０（ｂ）は、それぞれ図８（ａ）、図９（ａ）、図１０
（ａ）のＡ−Ａ′部の断面図を示している。８は高周波
酸化されたシリコン層である。図８〜図１０では、特許
請求の範囲、請求項１に記載の半導体素子製造用基板を
用いた実施例を説明している。まず、図８に示した構造
の半導体素子製造用基板を用い、本発明者による平成１
年特許願第０２７９７６号「高周波酸化法」により、シ
リコン層５を高周波酸化処理を施すと、すなわち、シリ
コン層５が形成されたガラス基板４を、熱酸化性ガス雰
囲気に曝し、ガラス基板の耐熱温度以下の温度に加熱
し、次いで高周波の電波を照射すると、シリコン層５の
みが加熱されて図９のように、シリコン層５の表面に、
良質の熱酸化膜としての性質を有した、高周波酸化され
た層８を形成することができる。その後、フォトレジス
ト・エッチング工程を用いて、網目状の高周波酸化され
た層とシリコン層をデバイス形状に分離する工程を行な
えば、図１０の状態を実現できる。図１０は、通常の半
導体素子製造工程中の基板の一状態であり、この後、通
常の半導体素子製造工程を用いて、良質の熱酸化膜を有
する半導体素子を容易に完成させることができる。
請求項４に記載の半導体素子の製造方法の一実施例を示
したものである。図８（ａ）、図９（ａ）、図１０
（ａ）は平面図であり、図８（ｂ）、図９（ｂ）、図１
０（ｂ）は、それぞれ図８（ａ）、図９（ａ）、図１０
（ａ）のＡ−Ａ′部の断面図を示している。８は高周波
酸化されたシリコン層である。図８〜図１０では、特許
請求の範囲、請求項１に記載の半導体素子製造用基板を
用いた実施例を説明している。まず、図８に示した構造
の半導体素子製造用基板を用い、本発明者による平成１
年特許願第０２７９７６号「高周波酸化法」により、シ
リコン層５を高周波酸化処理を施すと、すなわち、シリ
コン層５が形成されたガラス基板４を、熱酸化性ガス雰
囲気に曝し、ガラス基板の耐熱温度以下の温度に加熱
し、次いで高周波の電波を照射すると、シリコン層５の
みが加熱されて図９のように、シリコン層５の表面に、
良質の熱酸化膜としての性質を有した、高周波酸化され
た層８を形成することができる。その後、フォトレジス
ト・エッチング工程を用いて、網目状の高周波酸化され
た層とシリコン層をデバイス形状に分離する工程を行な
えば、図１０の状態を実現できる。図１０は、通常の半
導体素子製造工程中の基板の一状態であり、この後、通
常の半導体素子製造工程を用いて、良質の熱酸化膜を有
する半導体素子を容易に完成させることができる。
【００１５】図１１，図１２，図１３は、特許請求の範
囲、請求項５に記載の半導体素子の製造方法の一実施例
を示したものである。図１１（ａ）、図１２（ａ）、図
１３（ａ）は平面図であり、図１１（ｂ）、図１２
（ｂ）、図１３（ｂ）はそれぞれ図１１（ａ）、図１２
（ａ）、図１３（ａ）のＡ−Ａ′部の断面図を示してい
る。９は高周波ＣＶＤにより堆積させた層である。図１
１〜図１３も、特許請求の範囲、請求項１に記載の半導
体素子製造用基板を用いた実施例を説明している。ま
ず、図１１に示した構造の半導体素子製造用基板を用
い、本発明者による平成１年特許願第０１９１３３号
「高周波ＣＶＤ法」により、ＣＶＤ工程を施すことによ
り、すなわち、シリコン層５が形成されたガラス基板４
を、熱反応性ガス中で、ガラス基板の耐熱温度以下の温
度に加熱し、次いで高周波の電源を照射すると、シリコ
ン層５のみが選択的に加熱され、図１２のように、シリ
コン層５の表面に、良質の熱ＣＶＤ膜としての性質を有
した、高周波ＣＶＤ層９を形成することができる。その
後、フォトレジスト・エッチング工程を用いて、網目状
の高周波ＣＶＤ層とシリコン層を、デバイス形状に分離
する工程を行なえば、図１３の状態を実現できる。図１
３は、通常の半導体素子製造工程中の基板の一状態であ
り、その後、通常の半導体素子製造工程を用いて、良質
の熱酸化膜を有する半導体素子を容易に完成させること
ができる。
囲、請求項５に記載の半導体素子の製造方法の一実施例
を示したものである。図１１（ａ）、図１２（ａ）、図
１３（ａ）は平面図であり、図１１（ｂ）、図１２
（ｂ）、図１３（ｂ）はそれぞれ図１１（ａ）、図１２
（ａ）、図１３（ａ）のＡ−Ａ′部の断面図を示してい
る。９は高周波ＣＶＤにより堆積させた層である。図１
１〜図１３も、特許請求の範囲、請求項１に記載の半導
体素子製造用基板を用いた実施例を説明している。ま
ず、図１１に示した構造の半導体素子製造用基板を用
い、本発明者による平成１年特許願第０１９１３３号
「高周波ＣＶＤ法」により、ＣＶＤ工程を施すことによ
り、すなわち、シリコン層５が形成されたガラス基板４
を、熱反応性ガス中で、ガラス基板の耐熱温度以下の温
度に加熱し、次いで高周波の電源を照射すると、シリコ
ン層５のみが選択的に加熱され、図１２のように、シリ
コン層５の表面に、良質の熱ＣＶＤ膜としての性質を有
した、高周波ＣＶＤ層９を形成することができる。その
後、フォトレジスト・エッチング工程を用いて、網目状
の高周波ＣＶＤ層とシリコン層を、デバイス形状に分離
する工程を行なえば、図１３の状態を実現できる。図１
３は、通常の半導体素子製造工程中の基板の一状態であ
り、その後、通常の半導体素子製造工程を用いて、良質
の熱酸化膜を有する半導体素子を容易に完成させること
ができる。
【００１６】
【発明の効果】本発明の半導体素子製造用基板を用いれ
ば、基板の変形・割れや、半導体層表面の変形・半導体
塊の形成等が発生することなく、効率的に高周波アニー
ル・高周波酸化・高周波ＣＶＤの工程が行なえるように
なるので、半導体素子の製造歩留まりが向上すると共
に、低容量の誘導加熱電源で高周波アニール・高周波酸
化・高周波ＣＶＤの工程が行なえるので、低価格で絶縁
性基板上の半導体素子を製造できるようになる。
ば、基板の変形・割れや、半導体層表面の変形・半導体
塊の形成等が発生することなく、効率的に高周波アニー
ル・高周波酸化・高周波ＣＶＤの工程が行なえるように
なるので、半導体素子の製造歩留まりが向上すると共
に、低容量の誘導加熱電源で高周波アニール・高周波酸
化・高周波ＣＶＤの工程が行なえるので、低価格で絶縁
性基板上の半導体素子を製造できるようになる。
【図１】本発明による半導体素子製造用基板の実施例の
図である。
図である。
【図２】本発明による半導体素子製造用基板の実施例の
図である。
図である。
【図３】従来用いられてきた半導体素子製造用基板を示
した説明図である。
した説明図である。
【図４】従来用いられてきた半導体素子製造用基板を示
した説明図である。
した説明図である。
【図５】従来用いられてきた半導体素子製造用基板を示
した説明図である。
した説明図である。
【図６】本発明の半導体素子製造方法の実施例の図であ
る。
る。
【図７】本発明の半導体素子製造方法の実施例の図であ
る。
る。
【図８】本発明の半導体素子製造方法の実施例の図であ
る。
る。
【図９】本発明の半導体素子製造方法の実施例の図であ
る。
る。
【図１０】本発明の半導体素子製造方法の実施例の図で
ある。
ある。
【図１１】本発明の半導体素子製造方法の実施例の図で
ある。
ある。
【図１２】本発明の半導体素子製造方法の実施例の図で
ある。
ある。
【図１３】本発明による半導体素子製造方法の実施例の
図である。
図である。
１ 絶縁性基板 ２ 半導体層 ３ ＣＶＤＳｉＯ2 ４ ガラス基板 ５ シリコン層 ６ キャップＣＶＤＳｉＯ2 ７ 高周波アニールされたシリコン層 ８ 高周波酸化された層 ９ 高周波ＣＶＤにより堆積させた層
Claims (5)
- 【請求項１】 絶縁性基板上に、将来半導体素子群にな
る半導体膜領域群を少なくとも含む、半導体膜領域群を
接続した二次元の網目状にパターニングされた半導体膜
を有すことを特徴とする、半導体素子製造用基板。 - 【請求項２】 絶縁性基板上に、将来半導体素子群にな
る半導体膜領域群を少なくとも含む、半導体膜領域群を
接続した二次元の網目状の堀込みパターンを有し、該堀
込みパターンに半導体を埋め込んだことを特徴とする、
半導体素子製造用基板。 - 【請求項３】 請求項１または２に記載の半導体素子製
造用基板を誘導加熱することにより、網目状の半導体層
を高周波アニールした後、該網目状の半導体層をデバイ
ス形状に分離する工程を含むことを特徴とする、絶縁性
基板上の半導体素子の製造方法。 - 【請求項４】 請求項１または２に記載の半導体素子製
造用基板を、酸化性ガス雰囲気中で誘導加熱することに
より、網目状の半導体層表面を酸化した後、該網目状の
半導体層をデバイス形状に分離する工程を含むことを特
徴とする、絶縁性基板上の半導体素子の製造方法。 - 【請求項５】 請求項１または２に記載の半導体素子製
造用基板を、熱反応性ガス中で誘導加熱することによ
り、網目状の半導体層表面に選択的に熱化学反応堆積膜
を形成した後、該網目状の半導体層をデバイス形状に分
離する工程を含むことを特徴とする、絶縁性基板上の半
導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31585591A JPH05211151A (ja) | 1991-11-29 | 1991-11-29 | 半導体素子用基板及び半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31585591A JPH05211151A (ja) | 1991-11-29 | 1991-11-29 | 半導体素子用基板及び半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211151A true JPH05211151A (ja) | 1993-08-20 |
Family
ID=18070397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31585591A Withdrawn JPH05211151A (ja) | 1991-11-29 | 1991-11-29 | 半導体素子用基板及び半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05211151A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416341A (en) * | 1993-02-22 | 1995-05-16 | Nec Corporation | Substrate for a semiconductor device and method for manufacturing a semiconductor device from the substrate |
| CN102623303A (zh) * | 2011-01-27 | 2012-08-01 | 钟汇才 | 一种soi晶圆的制造方法及其soi晶圆 |
-
1991
- 1991-11-29 JP JP31585591A patent/JPH05211151A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416341A (en) * | 1993-02-22 | 1995-05-16 | Nec Corporation | Substrate for a semiconductor device and method for manufacturing a semiconductor device from the substrate |
| CN102623303A (zh) * | 2011-01-27 | 2012-08-01 | 钟汇才 | 一种soi晶圆的制造方法及其soi晶圆 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1986005321A1 (en) | A method in the manufacture of integrated circuits | |
| JPS6089953A (ja) | 積層型半導体装置の製造方法 | |
| JPS59100520A (ja) | 半導体装置の製造方法 | |
| JPH0562451B2 (ja) | ||
| JPH07297377A (ja) | 半導体装置およびその製造方法 | |
| JPH05211151A (ja) | 半導体素子用基板及び半導体素子の製造方法 | |
| JP2541437B2 (ja) | 半導体素子製造用基板及びその半導体素子の製造方法 | |
| JPH02246267A (ja) | 半導体装置の製造方法 | |
| JP3229610B2 (ja) | Ｉｔｏ電極の作製方法 | |
| JPS635913B2 (ja) | ||
| JPS6211781B2 (ja) | ||
| JPS58139423A (ja) | ラテラルエピタキシヤル成長法 | |
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2003068658A (ja) | 熱処理装置及び半導体素子の製造方法 | |
| JPS60254609A (ja) | 半導体装置の製造方法 | |
| JPS5892235A (ja) | 集積回路素子の製造方法 | |
| JPS5823929B2 (ja) | 半導体装置の製造方法 | |
| JPH07166323A (ja) | β−ＦｅＳｉ２ 薄膜の製造方法及びβ−ＦｅＳｉ２ 薄膜を有する装置 | |
| JP2535577B2 (ja) | ウェ―ハの接着方法 | |
| JP3614927B2 (ja) | 張り合わせ半導体基板の作製方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| JPH0869979A (ja) | 半導体装置の製造方法 | |
| JPS6017911A (ja) | 半導体装置の製造方法 | |
| JP3144707B2 (ja) | 結晶基材の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |