JPH05210707A - 半導体装置開発支援方法及び装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体装置開発における回路レイアウト開発
及びパッケージフレーム開発を並行して行なうことによ
り開発期間を短縮する。 【構成】 回路レイアウト設計手段２における処理及び
パッケージフレーム設計手段４における処理を並行して
行なう。回路レイアウト設計手段２によって決定される
回路レイアウトサイズ及びパッケージフレーム設計手段
４によって決定されるパッケージフレームの寸法はパッ
ド配置決定手段３へ与えられ、パッドの配置位置が決定
される。回路レイアウト設計手段２によって設計された
回路レイアウト及びパッド配置決定手段３によって決定
されたパッド配置位置は、半導体チップ設計手段５へ与
えられ、半導体チップの設計が行われる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置のチップを
構成する電気回路のレイアウト設計及び前記チップを保
護するパッケージのフレーム設計を行なう半導体装置開
発支援方法及び装置に関する。

【０００２】

【従来の技術】図１は、従来の半導体装置開発支援方法
における工程を示すフローチャートである。半導体装置
のチップを構成する電気回路の特性及び構成を決定し、
前記チップのサイズを求めることにより、フロアプラン
を決定する。また予め設定されているパッケージの選択
基準に基づいてパッケージを選択する(S1)。決定した電
気回路の特性及び構成並びに求めたチップサイズに基づ
いて電気回路の前記チップにおける配置位置を決定す
る。続いて、前記電気回路の特性及び構成に基づいて電
気回路の回路レイアウトを設計する(S2)。設定した回路
レイアウトに基づいて前記チップにおけるパッドの配置
位置を決定する(S3)。設定したパッドの配置位置に基づ
いて前記パッケージのフレームを設計する(S4)。

【０００３】

【発明が解決しようとする課題】半導体装置を開発する
場合、回路レイアウトの設計とフレームの設計とを並行
して行なうことができれば、半導体装置開発に要する時
間を短縮することが可能であるが、従来の半導体装置開
発支援方法によれば、回路レイアウトの設計が完了する
までフレームの設計は開始できないという問題があっ
た。

【０００４】また、半導体装置のチップを保護するパッ
ケージが選択された後及び前記チップにおけるパッドの
配置位置が決定された後にフレームの設計を開始するの
で、選択されたパッケージの種類によっては、それぞれ
のパッケージについて規定されているフレームの形状及
びフレームのサイズの許容範囲を越えてしまうようなパ
ッドの配置位置であることが、フレームの設計中に判明
するという問題があった。

【０００５】本発明は、このような問題を解決するため
になされたものであって、回路レイアウトの設計とフレ
ームの設計とを並行して行ない、フレームの形状及び寸
法の許容範囲内にパッドの配置位置を決定することが可
能である半導体装置開発支援方法及び装置を提供するこ
とを目的とする。

【０００６】

【課題を解決するための手段】本発明に係る半導体装置
開発支援方法は、半導体装置のチップを構成する電気回
路のレイアウト設計及び前記チップを保護するパッケー
ジのフレーム設計を並行して行なうものである。また、
本発明に係る半導体装置開発支援装置は、前記電気回路
の特性及び構成に基づいて前記チップのサイズを決定す
る手段と、決定したチップサイズに基づいて前記電気回
路のレイアウト及びレイアウトサイズを決定する手段
と、前記フレームの形状及び寸法を決定する手段と、決
定したフレームの形状及び寸法と前記電気回路のレイア
ウトサイズとに基づいて前記チップにおけるパッドの配
置位置を算出する手段と、算出したパッドの配置位置及
び前記電気回路のレイアウトに基づいてパッドと電気回
路との間の配線経路を決定する手段とを備える。

【０００７】

【作用】本発明に係る半導体装置開発支援方法及び装置
によれば、半導体装置のチップサイズ及び電気回路のレ
イアウトサイズを決定し、決定したチップサイズ及びレ
イアウトサイズに基づいてフレームの形状及び寸法の許
容範囲内となるパッドの配置位置を算出する。算出した
パッドの配置位置に基づいて前記チップを構成する電気
回路の回路レイアウトの設計及び前記チップを保護する
パッケージのフレームの設計を並行して行なうので、フ
レームの形状及び寸法の許容範囲内でパッドを配置する
ことが可能となり、半導体装置の開発に要する時間を短
縮することができる。

【０００８】

【実施例】以下本発明をその実施例を示す図面に基づい
て説明する。図２は本発明に係る半導体装置開発支援方
法における工程を示すフローチャートである。半導体装
置のチップを構成する電気回路の特性及び構成を決定
し、前記チップのサイズを求めることにより、フロアプ
ランを決定する。またチップサイズによって予め設定さ
れている許容範囲に基づいて前記チップサイズの許容範
囲を求める(S1)。求めたチップサイズの許容範囲と前記
電気回路の特性及び構成とに基づいて電気回路のレイア
ウトのサイズの許容範囲を求め、求めたレイアウトサイ
ズの許容範囲内で電気回路のレイアウトを設計する(S
2)。

【０００９】以上の処理と並行して次の処理を行なう。
前記チップを保護するパッケージの選択基準に基づいて
パッケージを選択し、選択したパッケージの形状及び寸
法に基づいてフレームの形状及び寸法の許容範囲を求
め、求めた許容範囲内でフレームを設計する(S4)。前記
チップサイズの許容範囲及び前記レイアウトサイズの許
容範囲並びにフレームの形状及び寸法の許容範囲に基づ
いてパッドの配置位置を算出する(S3)。算出したパッド
の配置位置及び前記電気回路のレイアウトに基づいてパ
ッドと電気回路との間の配線経路を決定し、決定に基づ
いて前記チップを設計する(S5)。

【００１０】図３は本発明に係る半導体装置開発支援装
置の構成を示すブロック図である。フロアプラン決定手
段１は半導体装置のチップを構成する電気回路の特性及
び構成並びにチップサイズを決定し、前記チップのサイ
ズを求めることによりフロアプランを決定する。また、
チップサイズによって予め設定されている許容範囲に基
づいて前記チップサイズの許容範囲を求める。フロアプ
ラン決定手段１によって決定された電気回路の特性及び
構成並びにチップサイズの許容範囲は回路レイアウト設
計手段２へ与えられる。

【００１１】回路レイアウト設計手段２中の回路レイア
ウトサイズ決定手段21は、フロアプラン決定手段１から
与えられた電気回路の特性及び構成並びにチップサイズ
の許容範囲に基づいて、前記チップにおける電気回路の
レイアウトのサイズの許容範囲を決定し、決定した回路
レイアウトサイズの許容範囲を前記チップサイズの許容
範囲とともに回路レイアウトサイズデータ保持部22に保
持させる。

【００１２】回路レイアウトサイズデータ保持部22に保
持されている回路レイアウトサイズの許容範囲及び前記
チップサイズの許容範囲は、回路レイアウト設計手段23
及びパッド配置決定手段３中のパッド配置座標算出手段
32へ与えられる。回路レイアウト設計手段23は、与えら
れた回路レイアウトサイズの許容範囲内で回路レイアウ
トを設計し、設計した回路レイアウトを回路レイアウト
設計データ保持部24に保持させる。回路レイアウト設計
データ保持部24に保持されている回路レイアウトは半導
体チップ設計手段５中のチップ設計手段51へ与えられ
る。

【００１３】図において４はパッケージフレーム設計手
段であり、41は半導体装置のチップを保護するパッケー
ジの種類を決定するパッケージ決定手段である。パッケ
ージ決定手段41はパッケージ選択基準に基づいて半導体
パッケージの種類を決定し、決定した半導体パッケージ
の種類に基づいてフレームの形状及び寸法の許容範囲を
算出し、算出した許容範囲をフレーム作成基準データ保
持部42に保持させる。フレーム作成基準データ保持部42
に保持されている前記許容範囲は、フレーム設計手段43
へ与えられる。

【００１４】また、前記許容範囲はフレーム設計手段43
によってパッド配置決定手段３中のパッド配置座標算出
手段32へ与えられる。フレーム設計手段43には前記許容
範囲とともに、後述するようにパッド配置決定手段３中
のパッド配置座標算出手段32から前記チップにおけるパ
ッドの配置位置が座標によって示されているパッド配置
座標データが与えられる。

【００１６】フレーム設計手段43は、与えられたパッド
配置座標データ及び前記許容範囲に基づいてフレームの
形状及び寸法を決定し、決定した形状及び寸法をフレー
ム設計データとしてフレーム設計データ保持部44に保持
させる。

【００１７】図において３はパッド配置決定手段であ
り、31は半導体装置のチップにおけるパッドの配置位置
の許容範囲を示すパッド配置基準データを保持するパッ
ド配置基準データ保持部である。パッド配置基準データ
保持部31に保持されているパッド配置基準データはパッ
ド配置座標算出手段32へ与えられる。

【００１８】図４は半導体チップを表わす模式図であ
り、パッド配置座標算出手段32における処理について図
４を用いて説明する。図において73a 及び73b はパッド
配置座標算出手段32によってチップの左下角を原点座標
として算出されるパッド配置座標、74は算出された座標
上に配置されたパッドを示す。

【００１９】前述したように回路レイアウトサイズデー
タ保持部22からパッド配置座標算出手段32へ回路レイア
ウトサイズの許容範囲及びチップサイズの許容範囲が与
えられている。図において71a 及び71b はそれぞれ前記
回路レイアウトサイズの許容範囲の最大値及び最小値で
あり、72a 及び72b はそれぞれ前記チップサイズの許容
範囲の最大値及び最小値である。

【００２０】また、前述したようにパッド配置座標算出
手段32には、パッケージフレーム設計手段４中のフレー
ム設計手段43からフレームの形状及び寸法の許容範囲を
示すデータが与えられる。パッド配置座標算出手段32は
前記パッド配置基準データに基づいてフレームの形状及
び寸法の許容範囲内でチップサイズの最大値72a から最
小値72b のそれぞれの値におけるパッド配置座標73a,…
73b を算出し、算出したパッド配置座標をパッド配置座
標データ保持部33に保持させる。パッド配置座標データ
保持部33に保持されているパッド配置座標73a,…73b は
半導体チップ設計手段５中のチップ設計手段51へ与えら
れる。

【００２１】ここで、パッド配置座標の算出が不可能な
場合、即ちフレームの形状及び寸法の許容範囲内でパッ
ドを配置することができない場合は、パッドの配置が不
可能であることを示す情報とともに前記許容範囲を越え
る箇所を示す情報がフレーム設計手段43へ与えられる。
フレーム設計手段43は前記情報に基づいてフレームの形
状及び寸法を再設計する。

【００２２】図２において５は半導体チップ設計手段で
あり、半導体チップ設計手段５中のチップ設計手段51に
は前述したようにパッド配置座標データ保持部33からパ
ッド配置座標データが、回路レイアウト設計データ保持
部24から回路レイアウトが与えられる。

【００２３】図５は半導体チップを表わす模式図であ
り、チップ設計手段51における処理について図５を用い
て説明する。チップ設計手段51は与えられた回路レイア
ウトに基づいて、回路レイアウトサイズの最大値71a か
ら最小値71b の間で前記回路レイアウトに最も適した回
路レイアウトサイズ71c を決定し、電気回路76の配置位
置を決定する。回路レイアウトサイズ71c の決定に伴っ
てチップサイズ72c 及びパッド配置座標73c が決定さ
れ、決定されたパッド配置座標73c に基づいてパッド74
の配置位置を決定する。続いて電気回路76とパッド74と
の間を接続する信号線75の配線経路を決定する。以上の
ようにして決定された電気回路の配置位置及びパッドの
配置位置並びに配線経路はチップ設計データ保持部52へ
与えられる。

【００２４】

【発明の効果】以上のように本発明によれば、半導体装
置のチップサイズ及び半導体装置を構成する電気回路の
レイアウトサイズに基づいてフレームの形状及び寸法の
許容範囲内となるようにパッドの配置位置を算出し、算
出したパッドの配置位置に基づいて半導体装置のチップ
を構成する電気回路のレイアウト設計及び前記チップを
保護するパッケージのフレーム設計を並行して行なうの
で、フレームの形状及び寸法の範囲内でパッドを配置す
ることが可能となり、半導体装置の開発に要する時間を
短縮することができるなど優れた効果を奏する。

【図面の簡単な説明】

【図１】従来の半導体装置開発支援方法における工程を
示すフローチャートである。

【図２】本発明に係る半導体装置開発支援方法における
工程を示すフローチャートである。

【図３】本発明に係る半導体装置開発支援装置の構成を
示すブロック図である。

【図４】半導体チップを表わす模式図である。

【図５】半導体チップを表わす模式図である。

【符号の説明】

１ フロアプラン決定手段 ２ 回路レイアウト設計手段 ３ パッド配置決定手段 ４ パッケージフレーム設計手段 ５ 半導体チップ設計手段 21 回路レイアウトサイズ決定手段 22 回路レイアウトサイズデータ保持部 23 回路レイアウト設計手段 24 回路レイアウト設計データ保持部 31 パッド配置基準データ保持部 32 パッド配置座標算出手段 33 パッド配置座標データ保持部 41 パッケージ決定手段 42 フレーム作成基準データ保持部 43 フレーム設計手段 44 フレーム設計データ保持部 51 チップ設計手段 52 チップ設計データ保持部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体装置のチップを構成する電気回路
   のレイアウト設計及び前記チップを保護するパッケージ
   のフレーム設計を行なう半導体装置開発支援方法であっ
   て、 前記電気回路の特性及び構成に基づいて前記チップのサ
   イズを求め、求めたチップサイズに基づいてパッドの配
   置位置を算出し、算出したパッドの配置位置に基づいて
   電気回路のレイアウト設計とパッケージのフレーム設計
   とを並行して行なうことを特徴とする半導体装置開発支
   援方法。
2. 【請求項２】 半導体装置のチップを構成する電気回路
   のレイアウト設計及び前記チップを保護するパッケージ
   のフレーム設計を行なう半導体装置開発支援装置におい
   て、 前記電気回路の特性及び構成に基づいて前記チップのサ
   イズを決定する手段と、 決定したチップサイズに基づいて前記電気回路のレイア
   ウト及びレイアウトサイズを決定する手段と、 前記フレームの形状及び寸法を決定する手段と、 決定したフレームの形状及び寸法と前記電気回路のレイ
   アウトサイズとに基づいて前記チップにおけるパッドの
   配置位置を算出する手段と、 算出したパッドの配置位置及び前記電気回路のレイアウ
   トに基づいてパッドと電気回路との間の配線経路を決定
   する手段とを備えたことを特徴とする半導体装置開発支
   援装置。