JP2946668B2 - 電子回路設計装置 - Google Patents

電子回路設計装置

Info

Publication number
JP2946668B2
JP2946668B2 JP2195712A JP19571290A JP2946668B2 JP 2946668 B2 JP2946668 B2 JP 2946668B2 JP 2195712 A JP2195712 A JP 2195712A JP 19571290 A JP19571290 A JP 19571290A JP 2946668 B2 JP2946668 B2 JP 2946668B2
Authority
JP
Japan
Prior art keywords
block
blocks
wiring area
connection
gravity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2195712A
Other languages
English (en)
Other versions
JPH0480947A (ja
Inventor
直子 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2195712A priority Critical patent/JP2946668B2/ja
Publication of JPH0480947A publication Critical patent/JPH0480947A/ja
Application granted granted Critical
Publication of JP2946668B2 publication Critical patent/JP2946668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子回路の設計を自動的に行う電子回路設
計装置に利用され、特に、集積回路のレイアウト設計
で、ブロック間の接続配線方法を改善した電子回路設計
装置に関する。
〔概要〕
本発明は、レイアウトされたブロック間の接続配線を
自動的に行う手段を備えた電子回路設計装置において、 接続対象の二つのブロック間に共通の配線領域(チャ
ネル)かある場合、この共通配線領域に接する各ブロッ
クの辺に接続配線の端子位置決めを行うことにより、 配線領域の有効活用化によるチップ面積の縮小化を図
ったものである。
〔従来の技術〕
第5図は従来の電子回路設計装置の一例を示すブロッ
ク構成図である。
本従来例は、プロセッサ(CPU)51、メモリ(MEM)5
2、キーボード(KB)54、ディスプレイ(CRT)55、およ
び入出力インタフェース(I/O)53を備え、メモリ52に
蓄積されたデータベースを用い、キーボード54より電子
回路の設計データを入力し、プロセッサ51にて処理を行
い入出力インタフェース53を介して設計図面およびデー
タを出力する。
第6図は従来例のプロセッサに含まれるブロック間接
続配線部を示すブロック構成図である。
本従来例は、複数のブロック、およびこれらブロック
間の配線領域とを含む電子回路のレイアウト情報と、接
続情報とにより、接続の対象となる二つのブロックを選
択するブロック選択手段1と、対象となる二つのブロッ
クの重心を算出しこれら二つの重心を結ぶ直線上に接続
端子の位置決めを行う重心算出端子位置決め手段2とを
備えている。
次に、本従来例の動作について第7図に示す流れ図を
更新して説明する。
ブロック選択手段1により、接続情報から接続がある
二つのブロックを選択し(ステップS11)、重心算出端
子位置決め手段2により、各ブロックの重心を算出し
(ステップS12)、各ブロックの重心を結ぶ直線とブロ
ックとの交点を求め、相手ブロックとの距離が短くなる
ような交点に接続端子を設定する(ステップS13)。
次に、本従来例による具体的な設計例について説明す
る。
ブロックの配置位置とブロック間の接続情報が与えら
れたとき、ブロックにおける端子位置を求める際、第8
図の設計例(1)に示すように、ブロック11の重心16と
ブロック12の重心17とを直線22で結び、この直線22とブ
ロック11との交点18および19と、ブロック12との交点20
および21とを求め、相手のブロックとの距離が短くなる
ような交点、すなわち、ブロック11では交点19に、ブロ
ック12では交点20に接続端子を設定し、接続配線15を設
定していた。この場合、接続配線15は二つの配線領域13
および14上を通っていた。
第9図は本従来例による設計図(2)を示すレイアウ
ト図である。この設計例(2)は、五つのブロック30〜
36と、五つの配線領域38〜42とが配置されたレイアウト
において、ブロック30とブロック36との間に接続配線を
設定したものである。
この場合は、第9図に示すように、ブロック30とブロ
ック36との重心を直線43で結び、この直線43とブロック
30とを交点46および47と、ブロック36との交点44および
45とを求め、相手のブロックとの距離が短くなるような
交点、すなわち、ブロック36では交点44にブロック30で
は交点46にそれぞれ接続端子を設定し、接続配線37を設
定していた。この場合接続配線37は、五つの配線領域3
8、39、40、41および42上を通っていた。
〔発明が解決しようとする課題〕
前述した従来の電子回路設計装置におけるブロック間
の接続配線方法では、各ブロックの配置関係のみを考慮
し、ブロックと配線領域との位置関係を全く考慮してい
ないため、ブロックにおける各端子位置を決め概略の接
続配線を求める際、この概略の接続配線が二つ以上の配
線領域を必要とすることがあり、回路規模が大となり、
例えば半導体集積回路のチップ面積が増大する欠点があ
った。
本発明の目的は、前記の欠点を除去することにより、
回路規模の増大を防ぎ、例えば半導体集積回路のチップ
面積を縮小できる電子回路設計装置を提供することにあ
る。
〔課題を解決するための手段〕
本発明は、複数のブロックと、矩形分割されたブロッ
ク間の配線領域とを含む電子回路のレイアウト図上でブ
ロック間接続を施す対象となる二つのブロックを選択す
るブロック選択手段と、対象となる二つのブロックの重
心を算出し、これら重心を結ぶ直線上に接続端子の位置
決めを行う重心算出端子位置決め手段とを備えた電子回
路設計装置において、前記対象となる二つのブロックが
共通の配線領域を有しているかどうかを検出し、共通の
配線領域を有しているときにはこの共通の配線領域に接
する各ブロックの辺に接続端子の位置決めを行う共通配
線領域検出端子位置決め手段を備えたことを特徴とす
る。
また、本発明は、前記重心算出端子位置決め手段は、
前記共通配線領域検出端子位置決め手段で共通の配線領
域を有しないと判定されたブロックについて接続端子の
位置決めを行う手段を含むことが好ましい。
〔作用〕
本発明では、ブロック間の配置位置とブロック間の接
続情報が与えられ、対象とする二つのブロック間の接続
配線を設定する場合、まず、二つのブロックが共通の配
設領域を有しているかどうかを検出し、共通の配線領域
を有しているときには、この共通の配線領域に接する各
ブロックの辺に接続端子の位置決めを行い、共通の配線
領域上に接続配線を設定する。そして、共通の配線領域
を有しないブロックについては従来の重心を求める処理
方法で行う。
従って、対象となる二つのブロックが共通の配線領域
を有している場合は、使用する配線領域は共通の配線領
域のみに限定されるため、他の配線領域は配線領域とし
ては不要になり、削除を含む有効活用が可能となり、結
果として回路の大きさが小となり、例えば半導体集積回
路のチップ面積を縮小することができる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明す
る。
第1図は本発明の一実施例を示すブロック構成図で、
ブロック間接続配線部を示す。なお、全体の構成は第5
図に示した従来例と同じである。
本実施例は、複数のブロックおよびブロック間の配線
領域とを含む電子回路のレイアウト情報と接続情報とに
より接続の対象となる二つのブロックを選択するブロッ
ク選択手段1と、対象となる二つのブロックの重心を算
出し、これら重心を結ぶ直線上に接続端子の位置決めを
行う重心算出端子位置決め手段2とを備えた電子回路設
計装置において、 本発明の特徴とするところの、 前記対象となる二つのブロックが共通と配線領域を有
しているかどうかを検出し、共通の配線領域を有してい
るときにはこの共通の配線領域に接する各ブロックの辺
に接続端子の位置決めを行う共通配線領域検出端子位置
決め手段3を備えている。
そして、重心算出端子位置決め手段2は、共通配線領
域検出端子位置決め手段3で共通の配線領域を有しない
と判定されたブロックについて接続端子の位置決めを行
う手段を含み、共通配線領域検出端子位置決め手段3の
後に接続される。
次に、本実施例の動作について第2図に示す流れ図を
参照して説明する。
まず、ブロック選択手段1により、接続要求がある二
つのブロックの選択処理を行う(ステップS1)。次に、
共通配線領域検出端子位置決め手段3により、この二つ
のブロックが共通の配線領域に接するかの判断処理を行
い(ステップS2)、共通の配線領域に接する二つのブロ
ックについて、共通の配線領域に接する各ブロックの辺
に接続端子を設定する(ステップS3)。そして、ステッ
プS2において、共通の配線領域に接していないと判定さ
れたブロックについては、重心算出端子位置決め手段2
により、重心を求める重心算出処理を行い(ステップS
4)、従来の端子位置決め方法である各ブロックの重心
を結ぶ線とブロックとの交点に接続端子を設定する(ス
テップS5)。
次に、本実施例による具体的な設計例について説明す
る。
第3図は本実施例により設計例(1)を示すレイアウ
ト図で、従来の第8図に対応する。
接続要求があるブロック11とブロック12とを選択す
る。この二つのブロックは共通の配線領域13に接するた
め、ブロック11と配線領域13とが接するブロック11の下
辺、ならびにブロック12と配線領域13とが接するブロッ
ク12の上辺に接続端子を設定し、接続配線15aを設定す
る。
この場合、接続配線15aは配線領域13しか使用してお
らず、従来必要とした斜線を施して示した配線領域14は
不要となり他に有効に使えるようになる。
第4図は本実施例による設計例(2)を示すレイアウ
ト図で、従来例の第9図に対応する。
第4図に示すように、ブロック30とブロック36との接
続端子位置を求める際、この二つのブロックは共通の配
線領域38に接するため、ブロック30と配線領域38とが接
するブロック30の下辺、ならびにブロック36と配線領域
38とが接するブロック36の上辺にそれぞれ接続端子を設
定し、接続配線37aを設定する。
この設計例(2)では、一つの配線領域38だけが使用
され、従来必要とした斜線を施して示した配線領域39、
40、41および42が不要となり他に有効に使えるようにな
る。
〔発明の効果〕
以上説明したように、本発明は、あらかじめブロック
の配置位置と接続情報が与えられたとき、ブロックにお
ける接続端子位置を求める際、共通の配線領域に二つの
ブロックが接するときは、共通の配線領域に接する各ブ
ロックの辺に接続端子を設定することにより、各ブロッ
クの配線領域との位置関係を考慮した接続端子位置を求
めることが可能となり、配線領域が有効に使用され、回
路規模の増大の押さえ、例えば半導体集積回路のチップ
面積の縮小が図れる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック間配線接続部を示
すブロック構成図。 第2図はその動作を示す流れ図。 第3図は本実施例による設計例(1)を示すレイアウト
図。 第4図は本実施例による設計例(2)を示すレイアウト
図。 第5図は実施例および従来例を示すブロック構成図。 第6図は従来例のブロック間接続配線部を示すブロック
構成図。 第7図はその動作を示す流れ図。 第8図は本従来例による設計例(1)を示すレイアウト
図。 第9図は本従来例による設計例(2)を示すレイアウト
図。 1……ブロック選択手段、2……重心算出端子位置決め
手段、3……共通配線領域検出端子位置決め手段、10〜
12、30〜36……ブロック、13、14、38〜42……配線領
域、15、15a、37、37a……接続配線、16、17……重心、
18〜21、44〜47……交点、22、43……直線、51……プロ
セッサ(CPU)、52……メモリ(MEM)、53……入出力イ
ンタフェース(I/O)、54……キーボード(KB)、55…
…ディスプレイ(CRT)、S1〜S5、S11〜S13……ステッ
プ。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のブロックと、矩形分割されたブロッ
    ク間の配線領域とを含む電子回路のレイアウト図上でブ
    ロック間接続を施す対象となる二つのブロックを選択す
    るブロック選択手段と、 対象となる二つのブロックの重心を算出し、これら重心
    を結ぶ直線上に接続端子の位置決めを行う重心算出端子
    位置決め手段と を備えた電子回路設計装置において、 前記対象となる二つのブロックが共通の配線領域を有し
    ているかどうかを検出し、共通の配線領域を有している
    ときにはこの共通の配線領域に接する各ブロックの辺に
    接続端子の位置決めを行う共通配線領域検出端子位置決
    め手段 を備えたことを特徴とする電子回路設計装置。
  2. 【請求項2】前記重心算出端子位置決め手段は、前記共
    通配線領域検出端子位置決め手段で共通の配線領域を有
    しないと判定されたブロックについて接続端子の位置決
    めを行う手段を含む請求項1記載の電子回路設計装置。
JP2195712A 1990-07-23 1990-07-23 電子回路設計装置 Expired - Fee Related JP2946668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2195712A JP2946668B2 (ja) 1990-07-23 1990-07-23 電子回路設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2195712A JP2946668B2 (ja) 1990-07-23 1990-07-23 電子回路設計装置

Publications (2)

Publication Number Publication Date
JPH0480947A JPH0480947A (ja) 1992-03-13
JP2946668B2 true JP2946668B2 (ja) 1999-09-06

Family

ID=16345724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2195712A Expired - Fee Related JP2946668B2 (ja) 1990-07-23 1990-07-23 電子回路設計装置

Country Status (1)

Country Link
JP (1) JP2946668B2 (ja)

Also Published As

Publication number Publication date
JPH0480947A (ja) 1992-03-13

Similar Documents

Publication Publication Date Title
JP3166905B2 (ja) パターンマッチングによる画像処理方法およびシステム
JPH04211154A (ja) 半導体集積回路のレイアウト方法
JPH05120373A (ja) 設計検証装置
US5249134A (en) Method of layout processing including layout data verification
JP2946668B2 (ja) 電子回路設計装置
JP3102365B2 (ja) 配置配線方法
US7797649B1 (en) Method and system for implementing an analytical wirelength formulation
JP2862039B2 (ja) 自動レイアウトシステム
JP2858677B2 (ja) 半導体集積回路のマスクレイアウト方法
JP3024241B2 (ja) 集積回路の自動配置配線システム
JPH04148376A (ja) 印刷回路の階層的配置処理方式
JP2727512B2 (ja) Icパターン設計装置
JP2715931B2 (ja) 半導体集積回路設計支援方法
JP2829072B2 (ja) Lsi配線変更方法
JP2840684B2 (ja) 座標データ算出装置
JP3117908B2 (ja) ガードリング設計装置
JP2914025B2 (ja) Lsiの自動配置配線処理方法
JPH03154363A (ja) 階層的配置処理方式
JPH06131414A (ja) 回路合成方式
JPH10340959A (ja) レイアウト方法
JP3095308B2 (ja) 電気部品概略位置決定装置
JP2687699B2 (ja) 集積回路の並列配線処理方法
JP2853660B2 (ja) 配線処理装置
JPS636855A (ja) 集積回路マスクパタ−ンの解析方法
JPH06314742A (ja) 面積見積りの方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees