JP2868350B2 - 半導体集積回路の検証方法 - Google Patents
半導体集積回路の検証方法Info
- Publication number
- JP2868350B2 JP2868350B2 JP4008852A JP885292A JP2868350B2 JP 2868350 B2 JP2868350 B2 JP 2868350B2 JP 4008852 A JP4008852 A JP 4008852A JP 885292 A JP885292 A JP 885292A JP 2868350 B2 JP2868350 B2 JP 2868350B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor integrated
- integrated circuit
- functional block
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の検証方
法に関し、特に、自動配線ツールにより配線される複数
の機能ブロックにより形成された半導体集積回路に対応
する検証方法に関する。
法に関し、特に、自動配線ツールにより配線される複数
の機能ブロックにより形成された半導体集積回路に対応
する検証方法に関する。
【０００２】
【従来の技術】従来、複数の機能ブロックにより形成さ
れる半導体集積回路の構成方法としては、図２に一例の
半導体集積回路のレイアウト図が示されるように、同一
チップ上に機能ブロック（１）２０２、機能ブロック
（２）２０３および機能ブロック（３）２０４等を搭載
し、これらの各機能ブロックを、電源配線パターン２０
６、接地配線パターン２０７および信号配線パターン２
０８等により接続する方法がとられている。この場合
に、各機能ブロックとしては、標準品として既に製品化
されているもの、または標準品の一部より抜出したもの
の外周部を自動配線により配線可能なように手直したも
の等が使用されている。例えば、図２における機能ブロ
ック（１）２０２は、他の機能ブロック（２）２０３お
よび機能ブロック（３）２０４と自動配線により配線さ
れるように、機当該能ブロック（１）２０２の外周部
は、図３（ａ）に示されるレイアウトになっている。な
お、図３（ａ）に示されるのは、機能ブロック（１）２
０２の一部（一部の端子部）を示すレイアウト図であ
り、図２における円形領域Ｚにて示される範囲を示す部
分レイアウトを示す図である。
れる半導体集積回路の構成方法としては、図２に一例の
半導体集積回路のレイアウト図が示されるように、同一
チップ上に機能ブロック（１）２０２、機能ブロック
（２）２０３および機能ブロック（３）２０４等を搭載
し、これらの各機能ブロックを、電源配線パターン２０
６、接地配線パターン２０７および信号配線パターン２
０８等により接続する方法がとられている。この場合
に、各機能ブロックとしては、標準品として既に製品化
されているもの、または標準品の一部より抜出したもの
の外周部を自動配線により配線可能なように手直したも
の等が使用されている。例えば、図２における機能ブロ
ック（１）２０２は、他の機能ブロック（２）２０３お
よび機能ブロック（３）２０４と自動配線により配線さ
れるように、機当該能ブロック（１）２０２の外周部
は、図３（ａ）に示されるレイアウトになっている。な
お、図３（ａ）に示されるのは、機能ブロック（１）２
０２の一部（一部の端子部）を示すレイアウト図であ
り、図２における円形領域Ｚにて示される範囲を示す部
分レイアウトを示す図である。
【０００３】図３（ａ）において、外部に配置される信
号配線パターン３０４および接地配線パターン３０５
と、内部に配置される信号線３０２および接地配線３０
３に対応して、機能ブロック（１）３０１内に取込ま
れ、または機能ブロック（１）３０１から取出される信
号の端子は、上層アルミと下層アルミの両方の配線パタ
ーンにより形成される。図３においては、上層アルミ配
線、下層アルミ配線およびスルーホール・コンタクト
が、それぞれ斜線の記号により示されている。このよう
に、配線パターンを上層アルミ配線と下層アルミ配線を
含む上下２層により形成するのは、外部配線の自由度を
大きくするためである。
号配線パターン３０４および接地配線パターン３０５
と、内部に配置される信号線３０２および接地配線３０
３に対応して、機能ブロック（１）３０１内に取込ま
れ、または機能ブロック（１）３０１から取出される信
号の端子は、上層アルミと下層アルミの両方の配線パタ
ーンにより形成される。図３においては、上層アルミ配
線、下層アルミ配線およびスルーホール・コンタクト
が、それぞれ斜線の記号により示されている。このよう
に、配線パターンを上層アルミ配線と下層アルミ配線を
含む上下２層により形成するのは、外部配線の自由度を
大きくするためである。
【０００４】次いで、外部の接地配線パターン３０５と
内部の接地配線３０３とを接続する端子の中央部にテキ
ストＡが設定され、また外部の信号配線３０４と内部の
信号線３０２とを接続する端子の中央部にテキストＢが
設定される。自動配線ツールは、このテキストＡおよび
Ｂを目標として配線処理が実行される。また、図３
（ａ）に示される接地配線の場合と同様に、電源配線を
含めて太い配線パターンの場合においても、上層アルミ
と下層アルミの両方のパターンが形成されており、端子
の中央部にテキストが設定される。
内部の接地配線３０３とを接続する端子の中央部にテキ
ストＡが設定され、また外部の信号配線３０４と内部の
信号線３０２とを接続する端子の中央部にテキストＢが
設定される。自動配線ツールは、このテキストＡおよび
Ｂを目標として配線処理が実行される。また、図３
（ａ）に示される接地配線の場合と同様に、電源配線を
含めて太い配線パターンの場合においても、上層アルミ
と下層アルミの両方のパターンが形成されており、端子
の中央部にテキストが設定される。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
集積回路の検証方法においては、自動配線ツールを用い
て、テキストの配置されている箇所を目指して配線が行
われるために、人為的な間違いによりテキストが端子中
央に置かれていなかった場合には、図３（ｂ）に示され
るように、信号配線３０２と信号配線パターン３０４、
または接地配線３０３と接地配線パターン３０５との間
に、端子の接合点において微妙なズレが生じる。この場
合、従来の機能ブロックにおいては、端子と配線とがズ
レた箇所でデザイン・ルールの配線幅が満足していれ
ば、デザイン・チェックにおいてエラーと判定されるこ
とがないのが通例である。
集積回路の検証方法においては、自動配線ツールを用い
て、テキストの配置されている箇所を目指して配線が行
われるために、人為的な間違いによりテキストが端子中
央に置かれていなかった場合には、図３（ｂ）に示され
るように、信号配線３０２と信号配線パターン３０４、
または接地配線３０３と接地配線パターン３０５との間
に、端子の接合点において微妙なズレが生じる。この場
合、従来の機能ブロックにおいては、端子と配線とがズ
レた箇所でデザイン・ルールの配線幅が満足していれ
ば、デザイン・チェックにおいてエラーと判定されるこ
とがないのが通例である。
【０００６】しかしながら、このような検証方法では、
配線幅が細い状態において配線接続が為されており、こ
のため、耐久性および設計上の配線寿命等の観点におい
て機能上の欠陥に繋がるという欠点があり、また、デザ
イン・ルール・チェックにおいては、配線幅のチェック
が行われるのみで、配線の有無に関するチェックが行わ
れないために、配線全般に関してチェック漏れが生じる
危惧があり、半導体集積回路自体における信頼性に欠け
るという欠点がある。
配線幅が細い状態において配線接続が為されており、こ
のため、耐久性および設計上の配線寿命等の観点におい
て機能上の欠陥に繋がるという欠点があり、また、デザ
イン・ルール・チェックにおいては、配線幅のチェック
が行われるのみで、配線の有無に関するチェックが行わ
れないために、配線全般に関してチェック漏れが生じる
危惧があり、半導体集積回路自体における信頼性に欠け
るという欠点がある。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
の検証方法は、複数の機能ブロックを同一チップ上に搭
載して構成され、当該機能ブロック間の配線接続が、自
動配線ツールにより行われる半導体集積回路において、
前記機能ブロックの端子部の外周部に、デザイン・ルー
ルにより規定される配線幅の最小限度値よりも小さい幅
を有するダミー・ブロックを設け、前記ダミー・ブロッ
クを用いて、自動配線接続における配線幅ならびに配線
漏れのチェックを行うことを特徴としている。
の検証方法は、複数の機能ブロックを同一チップ上に搭
載して構成され、当該機能ブロック間の配線接続が、自
動配線ツールにより行われる半導体集積回路において、
前記機能ブロックの端子部の外周部に、デザイン・ルー
ルにより規定される配線幅の最小限度値よりも小さい幅
を有するダミー・ブロックを設け、前記ダミー・ブロッ
クを用いて、自動配線接続における配線幅ならびに配線
漏れのチェックを行うことを特徴としている。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１（ａ）は本発明の一実施例が適用され
る半導体集積回路における機能ブロックの端子部を抽出
して示す部分レイアウト図である。この端子部は、図２
に示されているレイアウト図における機能ブロック２０
２の領域Ｚの部分の拡大図に対応している。
る半導体集積回路における機能ブロックの端子部を抽出
して示す部分レイアウト図である。この端子部は、図２
に示されているレイアウト図における機能ブロック２０
２の領域Ｚの部分の拡大図に対応している。
【００１０】図１（ａ）の半導体集積回路の部分レイア
ウト図が示されるように、端子部において、機能ブロッ
ク（１）１０１の内部には、信号線１０２および電源／
接地（電源または接地）配線１０３が配置されており、
それぞれスルーホール・ブロック１０４および１０５を
介して、その端末が機能ブロック（１）１０１の外部配
線との接続用の端子として形成されている。信号線１０
２および電源／接地配線１０３が、端子としてブロック
外周部に接する部分には、機能ブロック（１）１０１の
外枠に沿って幅ｘだけ残された部分が、端子と外部配線
のズレを検出するために作成されたダミー・ブロックと
して形成されている。なお、このｘの値は、デザイン・
ルールの配線幅の最小限度値よりも小さい値に設定され
る。
ウト図が示されるように、端子部において、機能ブロッ
ク（１）１０１の内部には、信号線１０２および電源／
接地（電源または接地）配線１０３が配置されており、
それぞれスルーホール・ブロック１０４および１０５を
介して、その端末が機能ブロック（１）１０１の外部配
線との接続用の端子として形成されている。信号線１０
２および電源／接地配線１０３が、端子としてブロック
外周部に接する部分には、機能ブロック（１）１０１の
外枠に沿って幅ｘだけ残された部分が、端子と外部配線
のズレを検出するために作成されたダミー・ブロックと
して形成されている。なお、このｘの値は、デザイン・
ルールの配線幅の最小限度値よりも小さい値に設定され
る。
【００１１】次に、実際の自動配線時において、機能ブ
ロックの端子と外部配線との間にズレが生じた場合にお
ける、本実施例の対応について説明する。図１（ｂ）
は、機能ブロック（１）１０１の電源／接地配線１０３
の端子と、対応する外部の電源／接地配線パターン１０
８との間にズレが生じた場合、ならびに機能ブロック
（１）１０１の信号線１０２の端子と、対応する外部の
信号配線パターン１０７との間にズレが生じた場合にお
ける、機能ブロック端子部分のレイアウトを示す拡大図
である。図１（ｂ）において、円形領域ＸおよびＹの領
域においては、上記のズレにより、上述のように幅ｘの
突出部が生じるが、この幅ｘの値は、デザイン・ルール
の配線幅の最小限度値よりも小さい値に設定されている
ために、計算機によりデザイン・ルール・チェックを実
施する際には、当然配線幅にエラーが発生する。同様
に、機能ブロックの端子に外部配線が接続されていない
場合においても、計算機によるデザイン・ルール・チェ
ックの実施により、当然配線幅にエラーが発生する。従
って、本実施例においては、機能ブロックの端子部の外
周に所定幅のダミー・ブロックを設けることにより、自
動配線時において、計算機によるデザイン・ルール・チ
ェックにより、極めて容易に配線のズレをチェックする
ことが可能となる。また、配線の有無についても確実に
チェックを行うことが可能である。
ロックの端子と外部配線との間にズレが生じた場合にお
ける、本実施例の対応について説明する。図１（ｂ）
は、機能ブロック（１）１０１の電源／接地配線１０３
の端子と、対応する外部の電源／接地配線パターン１０
８との間にズレが生じた場合、ならびに機能ブロック
（１）１０１の信号線１０２の端子と、対応する外部の
信号配線パターン１０７との間にズレが生じた場合にお
ける、機能ブロック端子部分のレイアウトを示す拡大図
である。図１（ｂ）において、円形領域ＸおよびＹの領
域においては、上記のズレにより、上述のように幅ｘの
突出部が生じるが、この幅ｘの値は、デザイン・ルール
の配線幅の最小限度値よりも小さい値に設定されている
ために、計算機によりデザイン・ルール・チェックを実
施する際には、当然配線幅にエラーが発生する。同様
に、機能ブロックの端子に外部配線が接続されていない
場合においても、計算機によるデザイン・ルール・チェ
ックの実施により、当然配線幅にエラーが発生する。従
って、本実施例においては、機能ブロックの端子部の外
周に所定幅のダミー・ブロックを設けることにより、自
動配線時において、計算機によるデザイン・ルール・チ
ェックにより、極めて容易に配線のズレをチェックする
ことが可能となる。また、配線の有無についても確実に
チェックを行うことが可能である。
【００１２】
【発明の効果】以上説明したように、本発明は、半導体
集積回路の構成要素である機能ブロックの端子部におい
て、当該機能ブロックの外周に所定幅のダミー・ブロッ
クを設けることにより、自動配線時における配線幅およ
び配線漏れのチェックを、計算機を用いて極めて容易且
つ適確に行うことができるという効果がある。
集積回路の構成要素である機能ブロックの端子部におい
て、当該機能ブロックの外周に所定幅のダミー・ブロッ
クを設けることにより、自動配線時における配線幅およ
び配線漏れのチェックを、計算機を用いて極めて容易且
つ適確に行うことができるという効果がある。
【図１】本発明の一実施例の部分レイアウトを示す図で
ある。
ある。
【図２】半導体集積回路の一例のレイアウトを示す図で
ある。
ある。
【図３】従来例の部分レイアウトを示す図である。
１０１、２０２、３０１ 機能ブロック（１） １０２、３０２ 信号線 １０３ 電源／接地配線 １０４、１０５ スルーホール・ブロック １０６ ダミー・ブロック外枠 １０７、２０８、３０４ 信号配線パターン １０８ 電源／接地配線パターン ２０１ 半導体集積回路 ２０３ 機能ブロック（２） ２０４ 機能ブロック（３） ２０５ 入出力回路 ２０６ 電源配線パターン ２０７、３０５ 接地配線パターン ２０９〜２１４ 入出力端子 ３０３ 接地配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 G01R 31/02
Claims (1)
- 【請求項１】 複数の機能ブロックを同一チップ上に搭
載して構成され、当該機能ブロック間の配線接続が、自
動配線ツールにより行われる半導体集積回路において、 前記機能ブロックの端子部の外周部に、デザイン・ルー
ルにより規定される配線幅の最小限度値よりも小さい幅
を有するダミー・ブロックを設け、前記ダミー・ブロッ
クを用いて、自動配線接続における配線幅ならびに配線
漏れのチェックを行うことを特徴とする半導体集積回路
の検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008852A JP2868350B2 (ja) | 1992-01-22 | 1992-01-22 | 半導体集積回路の検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008852A JP2868350B2 (ja) | 1992-01-22 | 1992-01-22 | 半導体集積回路の検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05196676A JPH05196676A (ja) | 1993-08-06 |
| JP2868350B2 true JP2868350B2 (ja) | 1999-03-10 |
Family
ID=11704269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4008852A Expired - Lifetime JP2868350B2 (ja) | 1992-01-22 | 1992-01-22 | 半導体集積回路の検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2868350B2 (ja) |
-
1992
- 1992-01-22 JP JP4008852A patent/JP2868350B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05196676A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845847B2 (ja) | 半導体集積回路 | |
| US6288346B1 (en) | System and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board | |
| JP3737405B2 (ja) | チップ製造方法およびシステム、回路基板、回路チップ | |
| JPH02211648A (ja) | 半導体装置 | |
| US8181125B2 (en) | System and method for providing compliant mapping between chip bond locations and package bond locations for an integrated circuit | |
| JPS61222148A (ja) | １チツプマイクロコンピユ−タの製造方法 | |
| US7627796B2 (en) | Testing method for permanent electrical removal of an integrated circuit output | |
| JP2868350B2 (ja) | 半導体集積回路の検証方法 | |
| JPH11176901A (ja) | エミュレーション回路装置の製造方法および２つの集積回路を有する装置 | |
| JPS61131497A (ja) | 多層プリント基板 | |
| JPH0430470A (ja) | 半導体集積回路 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| KR100280248B1 (ko) | 반도체 장치내 배선패턴의 자동배치 | |
| JPH02237091A (ja) | 印刷配線板 | |
| KR100573053B1 (ko) | 반도체장치 측정용의 회로기판 | |
| JPH03203363A (ja) | 半導体装置 | |
| US20010052635A1 (en) | Semiconductor integrated circuit device | |
| JPH0574941A (ja) | 半導体集積回路 | |
| JPS63128636A (ja) | 半導体集積回路装置 | |
| JP3245562B2 (ja) | 半導体集積回路装置 | |
| JP2978883B1 (ja) | 半導体装置 | |
| JPH02224184A (ja) | 混成集積回路基板の位置検出方法 | |
| JPH04127462A (ja) | 半導体集積回路 | |
| JPH045841A (ja) | 半導体装置 | |
| JPS63296992A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981117 |