JPH05206998A - 信号断検出回路 - Google Patents

信号断検出回路

Info

Publication number
JPH05206998A
JPH05206998A JP4011335A JP1133592A JPH05206998A JP H05206998 A JPH05206998 A JP H05206998A JP 4011335 A JP4011335 A JP 4011335A JP 1133592 A JP1133592 A JP 1133592A JP H05206998 A JPH05206998 A JP H05206998A
Authority
JP
Japan
Prior art keywords
flip
flop
clock
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4011335A
Other languages
English (en)
Other versions
JP2620170B2 (ja
Inventor
Hideo Emoto
秀夫 江本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4011335A priority Critical patent/JP2620170B2/ja
Publication of JPH05206998A publication Critical patent/JPH05206998A/ja
Application granted granted Critical
Publication of JP2620170B2 publication Critical patent/JP2620170B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 伝送データの同期に用いられる信号の中断の
検出のための回路に関し、検出対象信号2つの検出回路
を共用化することによって回路規模を縮小した信号断検
出回路を提供することを目的とする。 【構成】 長短2周期の第1信号、第2信号の中断をこ
れらより長周期の検出用クロックを用いて検出する信号
断検出回路において、第1信号をデータ入力、第2信号
をクロック入力とする第1フリップフロップ7、定レベ
ルの信号をデータ入力、第1フリップフロップ7の出力
をクロック入力とし、検出用クロックを遅延させてなる
信号でリセットされる第2フリップフロップ8及び第2
フリップフロップ8の出力をデータ入力、検出用クロッ
クをクロック入力とする第3フリップフロップ9を具備
し、第3フリップフロップ9出力を前記中断検出の情報
となしてある構成とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は伝送データの同期に用い
られる信号の中断の検出のための回路に関する。
【0002】
【従来の技術】周期性を有するビットシリアルのデータ
には周期を表すパルス(フレームパルス)と、ビットに
同期するクロックとが、例えばこのデータの受信側回路
でデータ読取等のために用いられる。これらのフレーム
パルス、クロックが伝送されて来ない場合は受信回路は
正常に動作しない。このためこれらの信号の中断を検出
する回路を設けておき、中断が検出された場合は受信デ
ータに対して何らかの制御をする必要がある。
【0003】図1は従来の信号断検出回路の構成を示し
ている。D−フリップフロップ1,3のデータ入力端子
は "H" レベルとしてあり、クロック端子にはフレーム
パルスFP, クロックCLK1が夫々入力されている。またこ
れらD−フリップフロップ1,3のリセット端子には信
号断検出のためのクロックCLK2がその遅延のためのイン
バータ5を介して与えられる。クロックCLK2はクロック
CLK1及びこれにより長周期のフレームパルスFPより長周
期である。
【0004】D−フリップフロップ1,3のQ出力はD
−フリップフロップ2,4夫々のデータ入力としてあ
り、D−フリップフロップ2,4のクロック端子にはク
ロックCLK2が与えられている。D−フリップフロップ
2,4のQバー出力はORゲート6に入力され、ORゲート
6出力を信号中断の検出信号としている。D−フリップ
フロップ1,2によるフレームパルスFPの中断の検出及
びD−フリップフロップ3,4によるクロックCLK1の中
断の検出の動作は同一であるので前者につき図2のタイ
ムチャートを用いて説明する。
【0005】図2(a) に示すようにフレームパルスFPが
中途で欠落したものとする。正常時はD−フリップフロ
ップ1はフレームパルスFPでセットされQ出力が "H"
になり〔図2(d) 〕、検出用クロックCLK2〔図2(b) 〕
のインバータ5出力〔図2(c) 〕によりリセットされる
動作を反復する。この間クロックCLK2はインバータ5出
力よりも速くD−フリップフロップ2へ入力されるので
D−フリップフロップ2はセットされ、そのQバー出力
は "L" レベルとなる〔図2(e) 〕。
【0006】ところがフレームパルスFPが欠落するとD
−フリップフロップ1はインバータ5出力が入力されリ
セット状態となり、その出力は "L" レベルとなる〔図
2(d) 〕。従って次順のクロックCLK2でD−フリップフ
ロップ2はリセットされそのQバー出力は "H" レベル
となり、これに伴い図2(f) に示すようにORゲート6出
力は "H" レベルになる。これにより信号中断が検出で
きることになる。
【0007】
【発明が解決しようとする課題】図1の回路は何らの問
題なく動作するが、その回路規模の小型化が現在の課題
となっている。本発明はこのような課題を解決するため
になされたものであり、検出対象信号2つの検出回路を
共用化することによって回路規模を縮小した信号断検出
回路を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明の信号断検出回路
は、長短2周期の第1信号、第2信号の中断をこれらよ
り長周期の検出用クロックを用いて検出する信号断検出
回路において、第1信号をデータ入力、第2信号をクロ
ック入力とする第1フリップフロップ、定レベルの信号
をデータ入力、第1フリップフロップの出力をクロック
入力とし、検出用クロックを遅延させてなる信号でリセ
ットされる第2フリップフロップ及び第2フリップフロ
ップの出力をデータ入力、検出用クロックをクロック入
力とする第3フリップフロップを具備し、第3フリップ
フロップ出力を前記中断検出の情報となしてあることを
特徴とする。
【0009】
【作用】正常時には第1フリップフロップは第1信号よ
り短周期の第2信号をクロックとしているので第1信号
のレベルに応じてセットされ、又はリセットされる。こ
の出力が第2フリップフロップへクロックとして与えら
れるから第2フリップフロップは第1フリップフロップ
出力でセット、検出用クロックの少し遅れたタイミング
でリセットされる。従って第3フリップフロップは上記
リセットより少し早い検出用クロックのタイミングで取
込むことになりその状態が継続する。
【0010】これに対して第1信号が中断すると、第1
フリップフロップがセットされないので第2フリップフ
ロップにクロックが供給されないこととなり、そのリセ
ットされたままの第2フリップフロップ出力が第3フリ
ップフロップへ検出用クロックで取込まれることとな
り、その出力から異常が報じられる。第2信号が中断し
た場合も第1フリップフロップが第1信号のセットを行
わない状態になると上記したところと同作用を営む。
【0011】
【実施例】以下本発明をその実施例を示す図面に基づい
て詳述する。図3は本発明の信号断検出回路を示してい
る。第1信号たるフレームパルスFPは第1のD−フリッ
プフロップ7のデータ端子に、第2信号たるクロックCL
K1は第1のD−フリップフロップ7のクロック端子に与
えている。D−フリップフロップ7のQ出力は第2のD
−フリップフロップ8のクロック端子へ与えられ、その
データ端子は "H" レベルとしてある。検出用のクロッ
クCLK2は遅延のために設けたインバータ10の出力が第2
D−フリップフロップ8のリセット端子に与えられてい
る。第2D−フリップフロップ8のQ出力は第3のD−
フリップフロップ9のデータ端子へ与えられており、検
出用クロックCLK2はD−フリップフロップ9のクロック
端子に与えられている。そしてこの第3フリップフロッ
プ9のQバー出力を信号中断の検出信号としている。
【0012】次にこの回路の動作を図4のタイムチャー
トによって説明する。図4(a) にフレームパルスFPを、
図4(b) にクロックCLK1を示す。このようにフレームパ
ルスFPの周期はクロックCLK1の周期に比して十分長く、
これが途中で欠落したものとする。D−フリップフロッ
プ7はフレームパルスFPをデータ入力、クロックCLK1を
クロック入力とするから両信号が正常である場合はその
出力は図4(c) に示すようにフレームパルスFPよりクロ
ックCLK1の1周期分以下の時間だけ遅れて立上り、また
立下る信号となる。
【0013】D−フリップフロップ8はこの信号をクロ
ック入力とするから正常時はその立上りで "H" レベル
を読込んでセット状態となる。そして図4(d) に示すク
ロックCLK2よりも少し遅れたインバータ10出力〔図4
(e) 〕によりリセット状態となる〔図4(f) 〕。このよ
うなD−フリップフロップ8のQ出力をインバータ10出
力より早いクロックCLK2でD−フリップフロップ9に読
込むのでD−フリップフロップ9はセット状態を継続
し、そのQバー出力は図4(g) に示すように "L"レベ
ルとなる。
【0014】正常時は上述したような状態を反復、継続
するのであるが、フレームパルスFPが欠落するとD−フ
リップフロップ7はリセット状態のままとなる期間が継
続し、この間にインバータ10出力がD−フリップフロッ
プ8に与えられるとD−フリップフロップ8はリセット
されたままの状態が続く〔図4(f) 〕。そして次順のク
ロックCLK2のタイミングでD−フリップフロップ8出力
( "L" レベル)がD−フリップフロップ9に取込ま
れ、そのQバー出力が "H" レベルとなって信号中断を
報じる。
【0015】一方クロックCLK1がクロックCLK2の周期以
上の期間に亘って中断するとD−フリップフロップ7が
変化しないためにD−フリップフロップ8がセットされ
ないこととなり、これに伴いその状態(D−フリップフ
ロップ8のQ出力 "L" レベル)がD−フリップフロッ
プ9に取込まれ、前述したところと同様にそのQバー出
力が "H" レベルとなる。
【0016】
【発明の効果】以上の如き本発明による場合はD−フリ
ップフロップ1個分が従来よりも少なくなり、これに伴
い配線も少なくなり、その分回路の規模を縮小すること
ができる。
【図面の簡単な説明】
【図1】従来回路のブロック図である。
【図2】従来回路のタイムチャートである。
【図3】本発明のブロック図である。
【図4】本発明のタイムチャートである。
【符号の説明】
7 第1のD−フリップフロップ 8 第2のD−フリップフロップ 9 第3のD−フリップフロップ 10 インバータ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 長短2周期の第1信号、第2信号の中断
    をこれらより長周期の検出用クロックを用いて検出する
    信号断検出回路において、 第1信号をデータ入力、第2信号をクロック入力とする
    第1フリップフロップ(7)、 定レベルの信号をデータ入力、第1フリップフロップ
    (7)の出力をクロック入力とし、検出用クロックを遅
    延させてなる信号でリセットされる第2フリップフロッ
    プ(8)及び第2フリップフロップ(8)の出力をデー
    タ入力、検出用クロックをクロック入力とする第3フリ
    ップフロップ(9)を具備し、第3フリップフロップ
    (9)出力を前記中断検出の情報となしてあることを特
    徴とする信号断検出回路。
JP4011335A 1992-01-24 1992-01-24 信号断検出回路 Expired - Lifetime JP2620170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4011335A JP2620170B2 (ja) 1992-01-24 1992-01-24 信号断検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4011335A JP2620170B2 (ja) 1992-01-24 1992-01-24 信号断検出回路

Publications (2)

Publication Number Publication Date
JPH05206998A true JPH05206998A (ja) 1993-08-13
JP2620170B2 JP2620170B2 (ja) 1997-06-11

Family

ID=11775165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4011335A Expired - Lifetime JP2620170B2 (ja) 1992-01-24 1992-01-24 信号断検出回路

Country Status (1)

Country Link
JP (1) JP2620170B2 (ja)

Also Published As

Publication number Publication date
JP2620170B2 (ja) 1997-06-11

Similar Documents

Publication Publication Date Title
US4636656A (en) Circuit for selectively extending a cycle of a clock signal
JP3467975B2 (ja) 位相検出回路
US8284881B2 (en) Data interface and method of seeking synchronization
JP2637800B2 (ja) 同期機能不全検出
JPH022236A (ja) 2段式同期装置
JP2620170B2 (ja) 信号断検出回路
US6150861A (en) Flip-flop
JPH0590970A (ja) Cmiエンコーダ回路
JPH07229979A (ja) 多相クロック時間計測回路
JP2949945B2 (ja) 伝送路切替回路
JP2617575B2 (ja) データ速度変換回路
JP2606665Y2 (ja) 電子回路
JP2708061B2 (ja) 同期回路装置
JPS62261986A (ja) ノイズ除去能力を有するパルス計測回路
JPH0370314A (ja) クロック断検出回路
JP2864779B2 (ja) パルス入力回路
JP3484660B2 (ja) バッファメモリ容量不足検出回路
JPS62254582A (ja) テレビジヨン信号メモリ書込回路
JPH04227164A (ja) 垂直同期信号分離回路
JPS63312754A (ja) エラ−発生回路
KR0183777B1 (ko) 칼라벌스트 위상틀어짐 검출장치
JPH0993099A (ja) エッジ検出回路
JP2613916B2 (ja) データ非周期読出し回路
JPS59215115A (ja) 位相差検出回路
JPS63224539A (ja) クロツク切り替え回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961224