JPS63224539A - クロツク切り替え回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 クロック切り替え回路において、クロック切り替え手段
の出力クロックをそれぞれ定められた量だけ遅延して生
成した遅延クロックを用いて入力データをラッチした後
、ラッチしたデータを相互に比較して一致するか否かを
検出し、否の数が所定の値になった時に自動的に該出力
クロックの位相を切り替え、誤りなく該入力データをラ
ッチする様にしたものである。

〔産業上の利用分野〕

本発明はクロック切り替え回路１例えばディジタル無線
装置に使用するクロック切り替え回路の改良に関するも
のである。

第４図はディジタル無線方式の説明図である。

図において、送信側では搬送端局よりの主データを無線
装置を用いて受信側に伝送する際に打ち合せ信号等の補
助信号データ（以下、データと省略）を主データに重畳
して送出する。

この為、送信側ではスタッフ盤でデータを周波数ｆ、の
クロックに同期させた後、無線装置で周波数ｆ１のクロ
ックで打ち抜いてランチし、主データを速度変換して設
けた空きタイムスロットにう・２チしたデータを挿入す
る。

受信側では受信した主データとデータとを分離し、前者
は搬送端局に、後者はデスタッフ盤に送られて元のデー
タが取り出される。

ここで、データをラッチする際に送信側ではこのデータ
と周波数ｆ、のクロックの位相関係を自動的に調整して
常に誤りなくデータをランチできる様にすることが必要
である。

〔従来の技術〕

第５図は従来例のブロック図を示す。図において、スタ
ッフ盤内のバッファメモリｌには周波数ｆ０の書き込み
クロック（以下、Ｗ−ＣＫ６と省略する）でデータが書
き込まれ、無線装置内の内部タイミング発生部（図示せ
ず）で発生した周波数ｆ０より少し高い周波数ｆ１のク
ロックで（以下、Ｒ−（Ｊ、と省略する）で読み出され
、ケーブル５を介して無線装置内のＤタイプフリップフ
ロップ（以下、　Ｄ−ＦＦと省略する）で構成したラン
チ回路２に加えられる。ここには、Ｒ−ＣＫ、がクロッ
クとして入力しているので、このクロックでデータが打
ち抜かれてラッチされる。

尚、スタッフ盤でＷ−ＣＫ、を用いて書き込んだデータ
をＲ−ＧＫ、で読み出すのは、スタッフ多重により前記
の主データとデータとを多重化して送出する為である。

又、４はケーブルを示す。

〔発明が解決しようとする問題点〕

ここで、無線装置とスタッフ盤とがどの程度離れて設置
されるかと云うことは工場でこの装置を製造している時
点では不明な為（即ち、ケーブル４．５の長さが決まら
ない）、設置後にＤ−ＦＦ　２においてＤ端子に加えら
れるデータがＲ−ＧＫ、で誤りなく打ち抜かれてラッチ
される様にオシロスコープ等を用いてデータとＲ−ＣＫ
、の位相を見ながらＧＫ端子に加えられるＲ−ＣＫＩの
位相を調整する。

この調整は第５図に示す様にＲ−ＣＫ、をそのままＣＫ
端子に加えるか、又はインバータ３を介して加えるかを
切り替えることであるが、オシロスコープ等の測定器の
調達、経年変化、環境変化による位相変化を考慮して調
整を行う為に調整工数がかかると云う問題点がある。

〔問題点を解決する為の手段〕

上記の問題点は第１図に示すクロック切り替え回路によ
り解決される− ここで、４はクロック切り替え手段からの出力クロック
をそれぞれ定められた量だけ遅延して生成した遅延クロ
ックを用いて入力データをラッチした後、ラッチしたデ
ータを相互に比較して一致するか否かを検出するラッチ
・誤り検出手段で、５は該ラッチ・誤り検出手段の出力
を計数し、所定の値になった時に出力を送出する誤り計
数手段である。又、６は該誤り計数手段の出力により該
出力クロックの位相を切り替えるクロック切り替え手段
である。

〔作用〕

本発明は入力データをクロックを用いてフリップフロッ
プで打ち抜く際に、打ち抜くタイミングかフリラフフロ
ップのホールドタイム及びセットアツプタイムの中に入
っている時は誤ったデータを打ち抜いてラッチする可能
性が高いのでこれを検出してクロックを切り替える様に
した。

即ち、ラッチ・誤り検出手段４でクロック切り替え手段
６からの出力クロックを用いて、それぞれ位相の異なる
クロックを生成し、この生成りロックで入力データを打
ち抜いてラッチした後、ラッチしたデータを相互に比較
して一致するか否かを検出し、誤り計数手段５で否を計
数する。

そして、計数値が所定の値になった時に自動的にここか
ら送出された駆動信号でクロック切り替え手段６が駆動
され、出力タロツクの位相が所定量だけシフトする様に
した。そこで、調整工数は大幅に削減される。

〔実施例〕

第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図で、図の左側の数字は第２図中の同じ数字
の部分の波形を示す。ここで、Ｄ−ＦＦ４０〜４２．遅
延回路４３〜４６．　ＥＸ−ＯＲゲー）４７．４８゜Ｎ
ＯＲゲート４９はラッチ・誤り検出手段４の構成部分、
ＮＯＲゲート５１．カウンタ５２は誤り計数手段５の構
成部分、インバータ６１．　ＡＮＤゲート６２．６３゜
ＯＲゲート６４はクロック切り替え手段６の構成部分で
ある。

以下、第３図を参照しながら第２図の動作を説明する。

先ず、第３図−■に示す入力クロックはオンになってい
るＡＮＤゲー）６３．　ＯＲゲート６４を介して直接に
、又は遅延回路４３を介して、更に遅延回路４４を介し
て第３図−〇〜■に示す様に異なる位相の３つのクロッ
クがそれぞれＤ−ＦＦ　４０〜４２のＣＫ端子に加えら
れる。ここで、Ｄ−ＰＦ　４０〜４２はランチ回路であ
る。

一方、これらのｏ−ｐｐには第３図−■に示すデータが
加えられているので、このデータは打ち抜かれて第３図
−■〜■の実線に示す様な出力が得られるが、Ｄ−ＦＦ
４０の出力は遅延回路４５を通った後にＤ−ＦＦ４１の
出力とＥＸ−ＯＲゲート４７で、Ｄ−ＦＦ　４１の出力
は遅延回路４６を通った後にＤ−ＦＦ　４２の出力とＥ
Ｘ−ＯＲゲート４８でそれぞれ一致するか否かが比較さ
れる。

ここで、データとＤ−ＦＦ　４１．４２に入力するクロ
ックとの位相関係が第３図−■、■、■の実線に示す様
な場合、Ｄ−ＰＦ　４１，４２はそれぞれホールドタイ
ム、セットアツプタイム以内のタイミングでデータを打
ち抜くので誤ったデータをラッチする可能性が高い、即
ち、ホールドタイム、セットアツプタイム内でデータを
打ち抜くと、データの変化点の近傍の為にＤｌをラッチ
するのかＤ２をラッチするか判らなくなる。

今、Ｄ−ＦＰ　４０〜４２のＱ端子の出力はそれぞれ異
なった値を出力した場合、第３図−■、＠ｌの実線に示
す様にｔ！Ｘ−０Ｒゲート４７．４８よりＨレベルが出
。

力し、第３図−■の実線に示す様にＮＯＲゲート１１よ
りＬレベルがＮＯＲゲート５１に加えられるので、第３
図−■に示す様にこのゲート５１から位相が反転したク
ロックが出力される。

この出力はカウンタ５２でカウントされるが、所定のカ
ウント値になった時にカウンタ５２からの出力でＡＮＤ
ゲート６３がオフ、　ＡＮＤゲート６２がオンになるの
で位相が反転し、第３図−〇の点線の様な出力が得られ
る。

同様に遅延回路４３．４４を通ったクロックも第３図−
■、■の点線の様な出力が得られるので、立上り点がａ
、ｂ、ｃの位置にシフトし、Ｄ−ＦＦ４０〜４２はホー
ルドタイム、セットアツプタイム外でデータを打ち抜い
て同一の値を出力する（第３図−〇〜■参照）。

そこで、ＥＸ−ＯＲゲート４７．４８の出力は第３図−
■、［相］の点線の様にＬレベルとなり、　ＮＯＲゲー
ト４９からＨレベルが出力し、　ＮＯＲゲート５１から
第３図−＠の点線の様なＬレベルが出力する。この為、
カウンタ５２はクロックが加えられないので動作を停止
し、ＩＮＶ６１を通ったクロックが供給される。

即ち、クロックの切り替えが自動的に行われるので調整
工数は大幅に削減される。

尚、クリアＣＬＲは例えばフレーム先頭ビットを使用し
てカウンタを周期的に初期化する。又、ランチされた出
力は０ＵＴ−１，０ＵＴ−２より出力する。

〔発明の効果〕

以上詳細に説明した様に本発明によれば調整工数は大幅
に削減されると云う効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明図、 第４図はディジタル無線方式の説明図、第５図は従来例
のブロック図を示す。 図において、 ４はランチ・誤り検出手段、 ５は誤り計数手段、 ６はクロック切り替え手段を示す。

Claims (1)

1. 【特許請求の範囲】 クロック切り替え手段からの出力クロックをそれぞれ定
   められた量だけ遅延して生成した遅延クロックを用いて
   入力データをラッチした後、ラッチしたデータを相互に
   比較して一致するか否かを検出するラッチ・誤り検出手
   段（４）と、 該ラッチ・誤り検出手段の出力を計数し、所定の値にな
   った時に出力を送出する誤り計数手段（５）と、該誤り
   計数手段の出力により該出力クロックの位相を切り替え
   るクロック切り替え手段（６）とを有することを特徴と
   するクロック切り替え回路。