JPH05191048A - セラミック多層電子部品の製造方法 - Google Patents
セラミック多層電子部品の製造方法Info
- Publication number
- JPH05191048A JPH05191048A JP370292A JP370292A JPH05191048A JP H05191048 A JPH05191048 A JP H05191048A JP 370292 A JP370292 A JP 370292A JP 370292 A JP370292 A JP 370292A JP H05191048 A JPH05191048 A JP H05191048A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic green
- wiring pattern
- green sheet
- ceramic
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
接続される配線パターンを備えるセラミック多層回路基
板の製造において、配線パターンの印刷精度の向上を図
る。 【構成】 セラミックグリーンシート22上に、まず、
配線パターン23を印刷し乾燥した後、セラミックグリ
ーンシート22にビアホールとなるべき穴24を設け、
これら穴24に導体ペースト25を充填し乾燥する。
Description
よびビアホール接続部に接続される配線パターンを備え
るセラミック多層電子部品の製造方法に関するものであ
る。この発明が向けられるセラミック多層電子部品とし
ては、セラミック多層回路基板、セラミック多層構造を
有するハイブリッドIC、同じくセラミック多層構造を
有するLC複合部品、積層コンデンサなどがある。
例としてのセラミック多層回路基板の製造方法に含まれ
るいくつかのステップが示されている。
フィルム1上にセラミックグリーンシート2が成形さ
れ、次いで乾燥される。セラミックグリーンシート2の
成形は、キャリアフィルム1の一方面にドクターブレー
ド等によりセラミックスラリーを塗布することによって
行なわれる。
クグリーンシート2からキャリアフィルム1が剥離され
る。
クグリーンシート2が所定の大きさに打抜かれる。
ドリル等により、セラミックグリーンシート2にビアホ
ールとなるべき穴3が設けられる。
体ペースト4が充填される。この導体ペースト4の付与
工程の一具体例が、図4に示されている。すなわち、導
体ペースト4の付与は、スクリーン5を用いるスクリー
ン印刷によって行なわれる。穴3が設けられたセラミッ
クグリーンシート2は、通気性シート6を介して、吸引
ステージ7上に置かれる。吸引ステージ7には、矢印8
で示すように、真空吸引が与えられ、この真空吸引によ
って、通気性シート6を介して穴3の各々内には、負圧
が及ぼされる。スクリーン5には、セラミックグリーン
シート2に設けられた穴3に対応して、導体ペースト4
の通過を許容するパターン9が形成されている。導体ペ
ースト4が、スクリーン5上でスキージ10によって捌
かれることにより、穴3内に充填される。このとき、パ
ターン9は、穴3の径より若干大きい径を有しているの
で、図3(5)に示すように、穴3の周囲には、導体ペ
ースト4の張出部11が形成される。このように充填さ
れた導体ペースト4は、次いで乾燥される。
スクリーン印刷により、配線パターン12が形成され
る。配線パターン12は、次いで乾燥される。
ーンシート2は、所定の順序に従って積み重ねられる。
この積み重ねに際して、セラミックグリーンシート2は
互いに位置合わせされなければならないが、この位置合
わせは、セラミックグリーンシート2の端面を基準とし
て行なわれたり、セラミックグリーンシート2に位置合
わせ用に穴を設け、この穴にピンを挿通すること等によ
って行なわれる。
多層回路基板に形成される配線パターンには、ファイン
ラインのパターンが含まれることがある。このようなフ
ァインラインの配線パターンの印刷には、高い精度を必
要とする。しかしながら、特にファインラインの配線パ
ターンを備えるセラミック多層回路基板を製造しようと
する場合、上述したような従来の製造方法によれば、次
のような問題に遭遇する。
12の印刷工程の前に、図3(4)に示した穴3を設け
る工程および同(5)に示した導体ペースト4の充填工
程が実施される。したがって、配線パターン12の印刷
工程に持込まれるセラミックグリーンシート2には、す
でに、穴3および導体ペースト4の張出部11が形成さ
れている。このような平面度の劣るワークに対する印刷
を高い精度で行なうことが困難であるのは、容易に理解
されるところである。たとえば、図5に示すように、ス
クリーン5aに沿ってスキージ10aが矢印13方向に
動くとき、導体ペースト4が盛上がった張出部11の始
端14および終端15において、また、穴3内の導体ペ
ースト4の充填が十分でないために形成される凹部16
において、配線パターン12が滲んだり、その塗布厚が
ばらついたり、その線幅がばらついたりすることがしば
しばある。これによって、容量、インダクタンス等の諸
特性の不良の原因となることがある。
設ける工程において、図6に誇張して示したように、セ
ラミックグリーンシート2に垂下面17およびバリ18
が発生することがある。これらの垂下面17およびバリ
18の存在は、(A)の場合と同様の不良の原因とな
る。
スト4を乾燥する際、セラミックグリーンシート2の波
打ち、うねり、反り、収縮ばらつきが生じ、これによっ
ても、配線パターン12の印刷精度の低下を招く。
(A)〜(C)の問題を解決し得る、セラミック多層電
子部品の製造方法を提供しようとすることである。
接続部およびビアホール接続部に接続される配線パター
ンを備えるセラミック多層電子部品の製造方法に向けら
れるものであって、上述した技術的課題を解決するた
め、セラミックグリーンシートを用意し、このセラミッ
クグリーンシート上に配線パターンを印刷し乾燥した
後、セラミックグリーンシートにビアホールとなるべき
穴を設け、この穴に導体ペーストを充填し乾燥する、各
工程を備えることを特徴としている。
られる前の平坦なセラミックグリーンシート上に配線パ
ターンが印刷されるので、その印刷精度を高めることが
できる。
たセラミック多層電子部品における容量、インダクタン
ス等の電気的特性に関する良品率が向上される。
が、ビアホール接続部を形成するための導体ペーストの
充填に比べて、厳しい精度が要求される。この発明によ
れば、配線パターンの印刷を終えた段階で、製品の良否
を判定し、不良と判定された製品に対しては、以後の穴
を設け、穴に導体ペーストを充填する工程を実施しなく
て済むので、セラミック多層電子部品の生産能率を全体
として高めることができる。
ーン印刷によるが、この場合、印刷歪みが必ず発生す
る。したがって、ビアホール接続部と配線パターンとの
位置合わせが厳しく要求される場合には、従来のよう
に、ビアホール接続部を形成した後、配線パターンを高
い精度でビアホール接続部と位置合わせして印刷するこ
とはかなり困難である。しかし、この発明によれば、配
線パターンを先に印刷することにより、その配線パター
ンに対し、画像処理等で位置合わせしながら正確な穴を
設けることが可能となるので、たとえば、穴の径が小さ
く、かつファインラインによる配線パターンが形成され
る場合のように、位置合わせが厳しく要求される高密度
品に対応することができる。
実に設けられているか否かのチェックを行なうことが、
白色系のセラミックグリーンシートの場合には困難であ
ったが、この発明によれば、配線パターン内に穴を設け
ることができるので、配線パターンとして識別容易な色
のものを用いることによって、穴の識別を容易に行なう
ことができる。たとえば、配線パターンとして、黒色系
の導体ペーストを用いれば、穴の識別を容易に行なうこ
とができる。このような効果は、ビアホールとなるべき
穴が小径かつ多数の場合、特に顕著に発揮される。
ック多層回路基板の製造方法について説明する。
まれるいくつかのステップが順次示されている。
フィルム21上でセラミックグリーンシート22が成形
され、次いで乾燥される。このセラミックグリーンシー
ト22の成形は、たとえば、キャリアフィルム21の一
方面にドクターブレード等によりセラミックスラリーを
塗布することによって行なわれる。
クグリーンシート22からキャリアフィルム21が剥離
される。
クグリーンシート22が所定の大きさに打抜かれる。
クグリーンシート22上に、スクリーン印刷等により、
配線パターン23が印刷され、次いで乾燥される。
ドリル等により、セラミックグリーンシート22にビア
ホールとなるべき穴24が設けられる。図面では、穴2
4は、配線パターン23が形成された領域内に形成され
ているが、このセラミック多層回路基板が与える回路に
応じて、穴24は、配線パターン23が形成されていな
い領域に設けられることもある。
に導体ペースト25が充填される。この導体ペースト2
5の付与は、たとえば、前述した図4に示すように実施
される。
セラミックグリーンシート22は、所定の順序に従って
積み重ねられる。この積み重ね工程において、セラミッ
クグリーンシート22相互の位置合わせは、たとえば、
セラミックグリーンシート22の端面を基準として行な
ったり、セラミックグリーンシート22に位置合わせ用
の穴を設け、そこに基準となるピンを挿通することによ
って行なったり、位置合わせのための基準を与える枠を
用いたり、位置合わせ用のマーク(穴でもよい)を画像
処理して行なったり等することができる。積み重ね後、
熱圧着され、必要に応じて切断され、焼成されることに
よって、所望のセラミック多層回路基板が得られる。上
述した実施例では、図1(3)において長尺のセラミッ
クグリーンシート22を打抜くことを行なっているが、
長尺のまま、図1(4)〜(6)に示した工程を実施し
ても、たとえば(4)の工程と(5)の工程との間でセ
ラミックグリーンシート22を打抜くことを行なっても
よい。
ンドリングおよび位置合わせを容易にし、また、セラミ
ックグリーンシート22の波打ち、うねり、反り、収縮
ばらつきを防止するため、図1(2)〜(4)または同
(2)〜(6)の工程の間、セラミックグリーンシート
22をキャリアフィルム21によって裏打ちしたままの
状態としてもよい。たとえば、キャリアフィルム21に
よって裏打ちされた状態でセラミックグリーンシート2
2に図1(4)の工程を実施する場合、スクリーン印刷
のほか、グラビア印刷も適用することができる。
き、穴あけは、配線パターン23が形成された側から行
なっても、その逆の側から行なってもよい。図6に示し
た垂下面17およびバリ18のいずれが配線パターン2
3に悪影響を及ぼさないかによって決めればよい。
5が充填される場合、その充填は、配線パターン23が
形成された側から行なっても、その逆の側から行なって
もよい。たとえば、導体ペースト25の充填を、配線パ
ターン23とは逆の側から図4に示すようなスクリーン
印刷により行なえば、図2に示すように、配線パターン
23とは逆側において、導体ペースト25の張出部26
が形成される。このように、張出部26が形成されたと
き、導通信頼性がより高められる。
板の製造方法について説明したが、この発明に係る製造
方法は、セラミック多層構造を有するとともに、ビアホ
ール接続部およびこれに接続される配線パターンを備え
るものであれば、ハイブリッドICやLC複合部品、積
層コンデンサなど、広くセラミック多層電子部品に適用
することができる。
基板の製造方法に含まれるいくつかのステップを順次示
す断面図である。
である。
まれるいくつかのステップを順次示す断面図である。
一具体例を示す断面図である。
程において遭遇する問題を説明するための断面図であ
る。
を説明するための断面図である。
Claims (1)
- 【請求項1】 ビアホール接続部およびビアホール接続
部に接続される配線パターンを備えるセラミック多層電
子部品の製造方法であって、 セラミックグリーンシートを用意し、 前記セラミックグリーンシート上に配線パターンを印刷
し乾燥した後、 前記セラミックグリーンシートにビアホールとなるべき
穴を設け、 前記穴に導体ペーストを充填し乾燥する、 各工程を備える、セラミック多層電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4003702A JP2882157B2 (ja) | 1992-01-13 | 1992-01-13 | セラミック多層電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4003702A JP2882157B2 (ja) | 1992-01-13 | 1992-01-13 | セラミック多層電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05191048A true JPH05191048A (ja) | 1993-07-30 |
JP2882157B2 JP2882157B2 (ja) | 1999-04-12 |
Family
ID=11564705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4003702A Expired - Lifetime JP2882157B2 (ja) | 1992-01-13 | 1992-01-13 | セラミック多層電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2882157B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053293A (ja) * | 2005-08-19 | 2007-03-01 | Tdk Corp | 積層型セラミック電子部品の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4928543A (ja) * | 1972-07-14 | 1974-03-14 | ||
JPS57202797A (en) * | 1982-04-05 | 1982-12-11 | Hitachi Ltd | Multilayer circuit board |
JPS5998594A (ja) * | 1982-11-27 | 1984-06-06 | 日立化成工業株式会社 | セラミツク配線板の製造法 |
JPS61164298A (ja) * | 1985-01-16 | 1986-07-24 | 日立化成工業株式会社 | 複合セラミツク多層配線板及びその製造方法 |
JPS61174696A (ja) * | 1985-01-28 | 1986-08-06 | 日立化成工業株式会社 | セラミツク多層配線板の製造方法 |
JPS62244631A (ja) * | 1986-04-17 | 1987-10-26 | 日本電気株式会社 | 複合積層セラミツク部品の製造方法 |
-
1992
- 1992-01-13 JP JP4003702A patent/JP2882157B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4928543A (ja) * | 1972-07-14 | 1974-03-14 | ||
JPS57202797A (en) * | 1982-04-05 | 1982-12-11 | Hitachi Ltd | Multilayer circuit board |
JPS5998594A (ja) * | 1982-11-27 | 1984-06-06 | 日立化成工業株式会社 | セラミツク配線板の製造法 |
JPS61164298A (ja) * | 1985-01-16 | 1986-07-24 | 日立化成工業株式会社 | 複合セラミツク多層配線板及びその製造方法 |
JPS61174696A (ja) * | 1985-01-28 | 1986-08-06 | 日立化成工業株式会社 | セラミツク多層配線板の製造方法 |
JPS62244631A (ja) * | 1986-04-17 | 1987-10-26 | 日本電気株式会社 | 複合積層セラミツク部品の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053293A (ja) * | 2005-08-19 | 2007-03-01 | Tdk Corp | 積層型セラミック電子部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2882157B2 (ja) | 1999-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3166251B2 (ja) | セラミック多層電子部品の製造方法 | |
CN106973514A (zh) | 一种pcb中pad的制作方法 | |
CN110708859A (zh) | 一种埋铜块及增强埋入式铜块结合力的制作方法 | |
US20010050180A1 (en) | Method for preparing side attach pad traces through buried conductive material | |
JP2882157B2 (ja) | セラミック多層電子部品の製造方法 | |
JP3956703B2 (ja) | 積層型セラミック電子部品の製造方法 | |
CN111542178B (zh) | 一种多层电路板的制作工艺和多层电路板 | |
JPH0365676B2 (ja) | ||
JPH0766555A (ja) | 積層セラミック電子部品の製造方法 | |
JPH06268369A (ja) | ビアホールの充填方法 | |
JP4501227B2 (ja) | セラミック多層配線基板の製造方法 | |
JPH09270580A (ja) | 多層セラミック基板の製造方法 | |
JPH04102396A (ja) | 多層セラミックス基板の製造方法 | |
JPH03195079A (ja) | フレキシブル回路基板元材及びフレキシブル回路基板の製造方法 | |
JPH06224558A (ja) | キャビティ付きセラミック多層ブロックの製造方法 | |
JP3163238B2 (ja) | 積層型電子部品の製造方法 | |
JPS6239558B2 (ja) | ||
JPS61113298A (ja) | スル−ホ−ル印刷法 | |
JPS612384A (ja) | セラミツク多層配線基板の製造方法 | |
JPH05191051A (ja) | セラミック多層電子部品の製造方法 | |
JP2710187B2 (ja) | セラミック多層配線基板のスルーホール形成方法 | |
JPS6281790A (ja) | 配線基板およびその製造方法ならびにその配線基板を組み込んだ電子部品 | |
JPH05198949A (ja) | セラミック多層電子部品の製造方法 | |
JPS60127789A (ja) | バイアホ−ルの導電性ペ−スト充てん方法 | |
JP2005159180A (ja) | 積層セラミック電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110205 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110205 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120205 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |