JPS60127789A - バイアホ−ルの導電性ペ−スト充てん方法 - Google Patents

バイアホ−ルの導電性ペ−スト充てん方法

Info

Publication number
JPS60127789A
JPS60127789A JP23681083A JP23681083A JPS60127789A JP S60127789 A JPS60127789 A JP S60127789A JP 23681083 A JP23681083 A JP 23681083A JP 23681083 A JP23681083 A JP 23681083A JP S60127789 A JPS60127789 A JP S60127789A
Authority
JP
Japan
Prior art keywords
hole
conductive paste
via hole
green sheet
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23681083A
Other languages
English (en)
Inventor
和明 栗原
丹羽 紘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23681083A priority Critical patent/JPS60127789A/ja
Publication of JPS60127789A publication Critical patent/JPS60127789A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はバイアホールの形成に際して、グリーンシート
にあけられたバイアホール用の透孔に導電性ベーストを
充てんさせる方法の改良、特に生産性及び品質を向上さ
せる方法に関する。
(b) 技術の背景 回路パターン及びバイアホール等が形成された複数枚の
グリーンシートを積層し、一体に焼成してなる多層セラ
ミック回路基板は、有機物をペースにした回路基板に比
べて熱膨張係数が小さく、かつ熱伝導率が高い等の理由
から、集積回路素子を直接搭載するための回路基板とし
て広く利用されているが、大型コンピュータ等の高密度
、高信頼性回路基板として使用したときには、基板自体
の信頼性を確保する必要がある。
(cl 従来技術と問題点 第1図は多層セラミック回路基板の主要構成を説明する
ためその一部分を拡大した側断面図であり、複数枚(図
は4枚)のグリーンシートを積層してなる基板1のグリ
ーンシート積層間には導体層2が形成さハるとともに、
層間接続用のノくイアホー/l/ 3.4が形成されて
いる。
このように構成された基板1において、従来のバイアホ
ール3は第2図に示す如く、基板1の下から2枚目に積
層されるグリーンシート5は、上面に形成される導体層
2のための導電性ペースト6、及びバイアホール用にあ
けられた透孔を埋める導電性ペースト7が、スクリーン
印刷手段で塗付及び充てん・乾燥されており、グリーン
シート5及びそれが積層されるべくスクリーン印刷され
た他のグリーンシートを積層し、一体に焼成すると基板
1が作成される。
しかし導電性ペースト7は、印刷マスクの上面に沿って
移動するスキージにより、グリーンシート5の透孔内へ
流れ込まれるようにするため粘度の高いものは使用でき
ず、従来は粘度が10”ボイズ程度のものを使用してお
り、このような導電性ペーストを使用した場合、乾燥時
の収縮が大きく、スクリーン印刷と乾燥を少なくとも2
回繰返す必要があり、それでも焼成したときの収縮率は
グリーンシートの焼成時の収縮率より大きくバイアホー
ル3内に空洞のできることがあって、その信頼性が損な
われていた。
(d) 発明の目的 本発明の目的は上記問題点を除去し、バイアホールの形
成工数を低減せしめ、かつ信頼性を高めることである。
(e) 発明の構成 上記目的は、バイアホール用の透孔(12)があけられ
たグリーンシートに、少なくきも前記透孔に対向する導
電性ペースト印刷用の透孔(15)があけられた平板状
マスクを重ね、その上から導電性ペーストを印刷塗付し
、次いで前記透孔(/2)に対向する突起が設けられた
ポンチで透孔(/2)内に前記塗付された導電性ペース
トを押込んだのち、前記マスクを前記グリーンシートか
ら離すことを特徴とするバイアホールの導電性ペースト
充てん方法により達成される。
(f) 発明の実施例 以下に、図面を用いて不発明方法の実施例を説明する。
第3図は本発明方法の一実施例についてその主要工程を
順次水した側断面図である。
第3図(イ)において、グリーンシー1−11にはバイ
アホール用の透孔12が予めあけられている。
第3図(ロ)において、スクリーン印刷装置のテーブル
13の上にグリーンシート11を搭載し、その上には各
透孔12Iこ対向する透孔15があけられた平板状金属
(又はプラスチック)マスク14を搭載する。
第3図(ハ)において、マスク14の上lこは図示しな
いスキージを用いて導電性ペースト16が塗付される。
その結果、導電性ペースト16の一部分16aは透孔1
5の中に押込められるが、導電性ペースト16は粘度が
10’ボイズ程度のものを使用する。
次いで第3図に)に示す如く、各透孔12に対向突起1
8を有するポンチ17を押下させると、導電性ヘース)
16aは突起18に押されて透孔12を満すようになる
そこで、ポンチ17及びマスク14を上方に持上げて除
去したのち、従来と同じ条件(約70℃。
10分間)でそれを乾燥させるとm 3 mttυに示
す如く、各透孔12にバイアホール用の導電性ペースト
19が1回の印刷工程で充てんされたグリーンシート1
1が完成する。
このようにして完成されたグリーンシート11は、使用
された高粘度導電性ペーストを焼成した容積収縮率が約
30%であり、グリーンシートを焼成した容積収縮率的
40%よりも収縮が少ないため、バイアホール内に空洞
の形成されることがない。
(g) 発明の詳細 な説明した如く本発明によれば、高粘度の導電性ペース
トをポンチにてバイアポール用の透孔に押込むようにし
たため、その印刷が1工程で済み、かつバイアホール内
に空洞が形成されないため多層セラミック回路基板の信
頼性を高め得た効果が顕著である。
【図面の簡単な説明】
第1図は多層セラミック回路基板の主要構成を説明する
ためその一部分を拡大した側断面図、第2図は従来のバ
イアホール形成方法を説明するための前記基板を構成す
るグリーンシートの一部分を示す側断面図、第3図は本
発明方法の一実施例についてその主要工程を順次水した
側断面図である。 図中において、1は多層セラミック回路基板。 3.4はバイアホール、5.11はグリーンシート。 7.19はバイアホール用の透孔に充てんされた導電性
ペースト、12はバイアホール用の透孔、14は平板状
マスク、15はマスクにあけられた印刷用の透孔、16
,16aは導電性ペースト、 17はポンチ、18は透
孔12iこ対向するポンチ突起を示す。 第1〆 察2−g5゜

Claims (1)

    【特許請求の範囲】
  1. グリーンシート積層法により製造される多層セラミック
    回路基板のバイアホールにおいて、バイアホール用の透
    孔(12)があけられたグリーンシートに、少なくとも
    前記透孔に対向する導電性ベースト印刷用の透孔(15
    )があけられた平板状マスクを重ね、その上から導電性
    ベーストを印刷塗付し、次いで前記透孔(12)に対向
    する突起が設けられたポンチで透孔(12)内に前記塗
    付された導電性ベーストを押込んだのち、前記マスクを
    前記グリーンシートから離すことを特徴とするバイアホ
    ールの導電性ペースト充てん方法。
JP23681083A 1983-12-15 1983-12-15 バイアホ−ルの導電性ペ−スト充てん方法 Pending JPS60127789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23681083A JPS60127789A (ja) 1983-12-15 1983-12-15 バイアホ−ルの導電性ペ−スト充てん方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23681083A JPS60127789A (ja) 1983-12-15 1983-12-15 バイアホ−ルの導電性ペ−スト充てん方法

Publications (1)

Publication Number Publication Date
JPS60127789A true JPS60127789A (ja) 1985-07-08

Family

ID=17006113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23681083A Pending JPS60127789A (ja) 1983-12-15 1983-12-15 バイアホ−ルの導電性ペ−スト充てん方法

Country Status (1)

Country Link
JP (1) JPS60127789A (ja)

Similar Documents

Publication Publication Date Title
JP3956703B2 (ja) 積層型セラミック電子部品の製造方法
JPS60127789A (ja) バイアホ−ルの導電性ペ−スト充てん方法
JPH118472A (ja) 多層配線基板
JP2766504B2 (ja) 多層回路基板の製造方法
JPH0365676B2 (ja)
JP3995294B2 (ja) セラミック積層基板の製造方法
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JPH0380596A (ja) 多層セラミック回路基板の製造方法
JP2810604B2 (ja) 多層プリント配線板の製造方法
JP2003347731A (ja) 積層型セラミック電子部品およびその製造方法
JPH03288494A (ja) 多層セラミック基板のバイヤ形成方法
JPS6239558B2 (ja)
JPH0137880B2 (ja)
JPS59225590A (ja) 高密度多層配線基板
JPH0722752A (ja) 多層セラミック基板およびその製造方法
JPH10294561A (ja) 高脱バインダ性多層配線基板およびその製法
JP2551064B2 (ja) セラミック多層基板の製造方法
JPS6259479B2 (ja)
JPH066042A (ja) 印刷配線板の製造方法
JPS6049588B2 (ja) セラミック多層プリント板の製造方法
JPS62172796A (ja) 導電回路を有するグリ−ンシ−トの製造方法
JPS5992599A (ja) 厚膜混成集積回路の製造方法
JPS62172794A (ja) セラミツク多層回路基板の製造方法
JPH10261874A (ja) 多層回路基板
JPH0361358B2 (ja)