JPH05189382A - プロセッサ間の通信方法 - Google Patents

Abstract

(57)【要約】 【目的】マスタプロセッサ盤と複数のスレーブプロセッ
サ盤の間の通信方法に関し、メインプロセッサ盤からス
レーブプロセッサ盤のステータス情報のみを検出するこ
とで通信を開始することにより、プロトコルを簡易化し
て高速な通信を行うプロセッサ間の通信方法を実現する
ことを目的とする。 【構成】処理装置１１０と、トランシーバ１２０を備え
るマスタプロセッサ盤１００と、処理装置２１０と、デ
ュアルポートラム２２０と、アドレス設定回路２３０
と、比較器２４０と、ステータスレジスタ２５０を備え
る複数のスレーブプロセッサ盤２００間とが通信を行う
とき、マスタプロセッサ盤１００はアドレス指定して、
リード命令を送出することで、複数のスレーブプロセッ
サ盤２００の中の１つを選択して、ステータスレジスタ
２５０の内容を読み取ることにより通信を簡易化しスレ
ーブプロセッサの状態認識を短時間で可能とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマスタプロセッサ盤と複
数のスレーブプロセッサ盤の間の通信方法に関する。

【０００２】例えば、プロセッサを用いた通信装置にお
いて、マスタプロセッサの監視、制御機能の分散化を図
るために複数のスレーブプロセッサ盤を使用する構成が
広く採用されている。

【０００３】このような構成において、マスタプロセッ
サ盤とスレーブプロセッサ盤が通信を行う方法として、
マスタプロセッサ盤からポーリングを行い、複数のスレ
ーブプロセッサ盤の中の１つを指定、選択して、データ
の送受信を行っている。

【０００４】かかるマスタプロセッサ盤とスレーブプロ
セッサ盤の間で通信を行うとき、プロコトルが簡単で、
効率の良い通信方法が要求されている。

【０００５】

【従来の技術】図４は従来例を説明するブロック図を示
す。図は、１つの装置を複数の構成部に分割し、それぞ
れの構成部を複数のスレーブプロセッサ盤２００ａで監
視、制御を行い、その結果をマスタプロセッサ盤１００
で収集し、マスタプロセッサ盤１００が装置全体として
の監視、制御を行う方法である。

【０００６】図中の１００はマスタプロセッサ盤であ
り、マスタプロセッサ盤１００中の、１１０は処理装置
（以下ＣＰＵと称する）、１２０はトランシーバであ
る。また、２００ａはスレーブプロセッサ盤であり、ス
レーブプロセッサ盤２００ａ中の、２１０はＣＰＵ、２
２０はデュアルポートラム（以下ＤＰＲＡＭと称す
る）、２３０はアドレス設定回路、２４０は比較器であ
る。

【０００７】図中の信号線に付した、ＡＤはアドレス
線、ＤＴはデータ線、ＣＯＴは制御線、ＩＮＴは割込み
制御線、ＣＳはアドレスが一致を検出したことを示すチ
ップセレクト信号を示す。

【０００８】図において、マスタプロセッサ盤１００と
スレーブプロセッサ盤２００ａの通信にはＤＰＲＡＭ２
２０を使用しており、まず、マスタプロセッサ盤１００
のＣＰＵ１００はトランシーバ１２０を経由して、デー
タ線ＤＴ上にポーリング信号を送出する。

【０００９】複数のスレーブプロセッサ盤２００ａには
それぞれ自分のアドレスを設定するためのアドレス設定
回路２３０が設けてあり、ポーリング信号の中のアドレ
スがアドレス設定回路２３０に設定してあるアドレスと
一致したことを比較器２４０が検出したときに、自分が
呼ばれたものと認識して、応答信号をマスタプロセッサ
盤１００に戻し通信を開始する。

【００１０】次いで、マスタプロセッサ盤１００は、ス
レーブプロセッサ盤２０ｉａ（アドレスが一致したスレ
ーブプロセッサ盤を２０ｉａとする）のＤＰＲＡＭ２２
０の固定アドレスに対してデータを書き込むことによ
り、スレーブプロセッサ盤２０ｉａのＣＰＵ２１０に割
込みをかける。

【００１１】そこで、ＣＰＵ２１０は監視情報等を応答
し、ＤＰＲＡＭ２２０にデータを送信し、さらに、マス
タプロセッサ盤１００に割込みをかけ、マスタプロセッ
サ盤１００がスレーブプロセッサ盤２０ｉａのデータを
収集する方法をとっている。

【００１２】図５は従来例の通信シーケンスを示す。図
５は上述の動作をシーケンスとして図に表したものであ
る。

【００１３】

【発明が解決しようとする課題】上述の従来例では、通
信を開始する際、まずマスタプロセッサ盤１００から、
複数のスレーブプロセッサ盤２００ａに対してポーリン
グ信号を送出し、それぞれのスレーブプロセッサ盤２０
０ａが送られてきたアドレスと自分のアドレスが一致し
ているか否かをチェックし、一致しているスレーブプロ
セッサ盤２０ｉａが応答信号を戻すことにより、通信を
開始している。

【００１４】このときの、ポーリング信号はポーリング
を開始するコマンドとアドレスの指定部等からなってお
り、通常数バイト〜数十バイトの長さの信号である。ま
た、ポーリング信号を送出し、スレーブプロセッサ盤２
０ｉａが応答し、通信を開始し、次いで、マスタプロセ
ッサ盤１００から状態変化の有無を問い合わせ、その応
答信号を受信するとき、スレーブプロセッサ盤２０ｉａ
の状態変化がない場合でも、状態変化の有無の問い合わ
せを行い、状態変化がないことを示す応答信号を受信し
ている。

【００１５】本発明はマスタプロセッサ盤からスレーブ
プロセッサ盤のステータス情報のみを検出することで通
信を開始することにより、プロトコルを簡易化して高速
な通信を行うプロセッサ間の通信方法を実現しようとす
る。

【００１６】

【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。図中の１００はマスタプロセ
ッサ盤であり、マスタプロセッサ盤１００中の１１０は
データ収集およびデータ処理を行う処理装置であり、１
２０は複数のスレーブプロセッサ盤２００とのデータの
入出力を行うトランシーバである。

【００１７】また、２００は複数のスレーブプロセッサ
盤であり、スレーブプロセッサ盤２００中の２１０は監
視、制御を行うＣＰＵであり、２２０はデータを書き込
むＤＰＲＡＭであり、２３０はアドレスを設定するアド
レス設定回路であり、２４０はマスタプロセッサ盤１０
０から送られてくるアドレスとアドレス設定回路２３０
で設定したアドレスとの比較を行う比較器である。

【００１８】さらに、２５０はスレーブプロセッサ盤２
００に設けるステータス情報を書き込んでおくステータ
スレジスタである。マスタプロセッサ盤１００と複数の
スレーブプロセッサ盤２００とが通信を行うとき、マス
タプロセッサ盤１００はアドレスを指定して、リード命
令を送出することで、複数のスレーブプロセッサ盤２０
０の中の１つを選択して、ステータスレジスタ２５０の
内容を読み取り通信を確立する。

【００１９】

【作用】複数のスレーブプロセッサ盤２００のＣＰＵ２
１０で収集したステータス情報をステータスレジスタ２
５０に書き込んでおく。

【００２０】マスタプロセッサ盤１００と複数のスレー
ブプロセッサ盤２００とが通信を行うとき、マスタプロ
セッサ盤１００はアドレスを指定するで、複数の複数の
スレーブプロセッサ盤２００の中の１つを指定して、リ
ード命令を送出する。

【００２１】そこで、指定されたスレーブプロセッサ盤
２０ｉの中のステータスレジスタ２５０の状態を読み取
ることにより、スレーブプロセッサ盤２０ｉのステータ
スの認識が可能となり、通信シーケンスの時間短縮が可
能となる。

【００２２】

【実施例】図２は本発明の実施例の通信シーケンスを示
す。図はマスタプロセッサ盤１００とスレーブプロセッ
サ盤２０１、２０２が通信を行う例である。

【００２３】マスタプロセッサ盤１００とスレーブプロ
セッサ盤２０１、２０２とは完全非同期動作であり、通
信の主導権はマスタプロセッサ盤１００がもっている。
スレーブプロセッサ盤２０１、２０２はそれぞれ監視、
制御を行っており、その情報をそれぞれのステータスレ
ジスタ２５０に書き込んでおく。

【００２４】 マスタプロセッサ盤１００はアドレス
２０１を付したＳＴリード命令（図中ＳＴリード１と示
す）を送出する。 スレーブプロセッサ盤２０１、２０２はＳＴリード
命令を受信するが、アドレスが一致するのはスレーブプ
ロセッサ盤２０１のみであるので、スレーブプロセッサ
盤２０１が選択され、その中のステータスレジスタ２５
０（図中ＲＥＧと示す）の内容が１バイトのデータとし
て読み取られる。

【００２５】 ステータスレジスタ２５０の内容を読
み取った結果、状態変化ありと判定した場合には、続い
て、ＤＰＲＡＭ２２０の指定の領域に書き込んであるデ
ータを要求する。

【００２６】 ＤＰＲＡＭ２２０の指定の領域のデー
タを受信しスレーブプロセッサ盤２０１との通信終了と
なる。上述の通信シーケンスにおいて、のステータス
レジスタ２５０の内容から状態変化なしと判定された場
合には、、のＤＰＲＡＭ２２０内のデータの転送の
必要がなくなり、通信シーケンスを短縮することが可能
となる。

【００２７】 マスタプロセッサ盤１００はアドレス
２０２を付したＳＴリード命令（図中ＳＴリード２と示
す）を送出する。 スレーブプロセッサ盤２０１、２０２はＳＴリード
命令を受信し、アドレスが一致するスレーブプロセッサ
盤２０２が選択され、ステータスレジスタ２５０の内容
が１バイトのデータとして読み取られる。

【００２８】以下、スレーブプロセッサ盤２０１と通信
を行う時と同じ動作を繰り返す。図３は本発明のその他
の実施例を説明するブロック図である。図２において
は、スレーブプロセッサ盤２００の状態をステータスレ
ジスタ２５０に書き込んでおくが、図３のその他の実施
例は、スレーブプロセッサ２００のＤＰＲＡＭ２２０の
特定アドレスをステータス情報を書き込んでおくステー
タス領域２２１として使用するものであり、通信シーケ
ンスは図２と同じであるが、ＳＴリードにより、読み取
られるデータが、図２においては、ステータスレジスタ
２５０の情報であり、図３では、ＤＰＲＡＭ２２０のス
テータス領域２２１のデータが１バイトのデータとして
読みとられる。

【００２９】このようにして、従来例ではポーリングを
行うとき、数バイト〜数十バイトの信号を送り、複数の
スレーブプロセッサ盤２００の中の１つを選択して通信
を行うが、本発明では、１バイトのデータをリードする
ことにより通信を簡易化し、スレーブプロセッサの状態
認識を短時間で行うことを可能とする。

【００３０】

【発明の効果】本発明によれば、マスタプロセッサ盤か
ら制御、監視される複数のスレーブプロセッサ盤の状態
情報をステータスレジスタに書き込んでおき、マスタプ
ロセッサ盤からアドレスを指定したリード命令で、スレ
ーブプロセッサ盤の１つを指定選択し、ステータスレジ
スタの内容を読みとって通信を行うことより、１アクセ
スで通信を確立でき、さらに必要以外のムダなデータの
送受信をなくすることができるプロセッサ間の通信方法
を実現することができる。

【図面の簡単な説明】

【図１】 本発明の原理を説明するブロック図

【図２】 本発明の実施例の通信シーケンス

【図３】 本発明のその他の実施例を説明するブロック
図

【図４】 従来例を説明するブロック図

【図５】 従来例の通信シーケンス

【符号の説明】

１００ マスタプロセッサ盤 １１０、２１０ ＣＰＵ １２０ ト
ランシーバ ２００、２００ａ スレーブプロセッサ盤 ２２０ ＤＰＲＡＭ ２２１ ス
テータス領域 ２３０ アドレス設定回路 ２４０ 比
較器 ２５０ ステータスレジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 マスタプロセッサ盤（１００）と複数の
   スレーブプロセッサ盤（２００）の間の通信方法であっ
   て、 前記マスタプロセッサ盤（１００）は、 データ収集およびデータ処理を行う処理装置（１１０）
   と、 複数の前記スレーブプロセッサ盤（２００）とのデータ
   の入出力を行うトランシーバ（１２０）を備え、 複数の前記スレーブプロセッサ盤（２００）は、 監視、制御を行う処理装置（２１０）と、 データを書き込むデュアルポートラム（２２０）と、 アドレスを設定するアドレス設定回路（２３０）と、 前記マスタプロセッサ盤（１００）から送られてくるア
   ドレスと、前記アドレス設定回路（２３０）で設定した
   アドレスとの比較を行う比較器（２４０）を備え、 複数の前記スレーブプロセッサ盤（２００）の前記処理
   装置（２１０）から前記デュアルポートラム（２２０）
   にデータを書き込み、前記マスタプロセッサ盤（２０
   ０）から前記デュアルポートラム（２２０）に書き込ん
   だデータを読み取ることにより通信を行うプロセッサ間
   の通信方法において、 複数の前記スレーブプロセッサ盤（２００）にステータ
   ス情報を書き込んでおくステータスレジスタ（２５０）
   を設け、 前記マスタプロセッサ盤（１００）と複数の前記スレー
   ブプロセッサ盤（２００）とが通信を行うとき、前記マ
   スタプロセッサ盤（１００）はアドレスを指定して、リ
   ード命令を送出することで、複数の前記スレーブプロセ
   ッサ盤（２００）の中の１つを選択して、前記ステータ
   スレジスタ（２５０）の内容を読み取ることにより通信
   を確立することを特徴とするプロセッサ間の通信方法。
2. 【請求項２】 ステータス情報を書き込む前記ステータ
   スレジスタ（２５０）として、前記デュアルポートラム
   （２２０）内に特定の領域（２２１）を設けたことを特
   徴とする請求項１記載のプロセッサ間の通信方法。